JP2001224169A - スイッチング電源用半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で軽負荷時のスイッチング損失を
減らすことにより、消費電力を削減して電源効率を向上
することができるようにする。 【解決手段】 スイッチング電源用半導体装置の制御回
路１５は、補助電源電圧Ｖccと基準電圧との差からなる
誤差電圧信号ＶＥＡＯを生成する誤差増幅器２２と、電
流検出回路２３により検出される素子電流検出信号ＶＣ
Ｌと誤差電圧信号ＶＥＡＯとを比較する素子電流検出用
比較器２４とを有している。さらに、制御回路１５は、
誤差電圧信号ＶＥＡＯが下限電圧値よりも小さい場合
に、スイッチング信号制御回路２５に対してスイッチン
グ素子１４へのスイッチング信号の出力を停止し、誤差
電圧信号ＶＥＡＯが上限電圧値よりも大きい場合に、ス
イッチング信号制御回路２５に対してスイッチング信号
の出力を開始する軽負荷検出回路４０を有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
制御用半導体装置に関し、特に、軽負荷時における消費
電力を削減できるスイッチング電源用半導体装置に関す
る。

【０００２】

【従来の技術】従来のスイッチング電源用半導体装置に
ついて図面を参照しながら説明する。

【０００３】図７は入力側と出力側とが電気的に絶縁さ
れた従来のスイッチング電源用半導体装置を用いたスイ
ッチング電源装置の回路構成を示している。

【０００４】スイッチング電源用半導体装置は、例え
ば、パワーＭＯＳＦＥＴ等からなるスイッチング素子１
０４と、該スイッチング素子１０４を制御する制御回路
１３０とを有している。

【０００５】図７に示すスイッチング電源装置におい
て、例えば、入力端子に入力される商用電源からの交流
電流は、ダイオードブリッジ等からなる整流器１０１に
より整流される。続いて、入力コンデンサ１０２により
平滑化されて直流電圧Ｖinとなり、電力変換用のトラン
ス１０３に入力される。トランス１０３は、第１の１次
巻線１０３ａ、第２の１次巻線１０３ｂ及び２次巻線１
０３ｃを有しており、生成された直流電圧Ｖinが第１の
１次巻線１０３ａに入力される。

【０００６】トランス１０３の第１の１次巻線１０３ａ
に入力された直流電圧Ｖinは、スイッチング素子１０４
により制御される。このとき、スイッチング素子１０４
のスイッチング動作によって、トランス１０３の２次巻
線１０３ｃに磁気誘導による起電力が発生する。

【０００７】２次巻線１０３ｃに発生した起電力による
電流は、２次巻線１０３ｃと接続されたダイオード１１
０及び出力コンデンサ１１１により整流され且つ平滑化
されて、出力電圧Ｖｏの直流電力として負荷１１２に供
給される。

【０００８】トランス１０３の第２の１次巻線１０３ｂ
にも、第１の１次巻線１０３ａによる直流起電力が発生
し、第２の１次巻線１０３ｂから出力される直流電流
は、ダイオード１２１及びコンデンサ１２２からなる補
助電源部１２０により整流及び平滑化されて補助電源電
圧Ｖccが生成される。

【０００９】補助電源電圧Ｖccにより駆動される制御回
路１３０は、スイッチング素子１０４のゲートに制御信
号を出力する。ここで、補助電源電圧Ｖccは、トランス
１０３の２次巻線１０３ｃから負荷１１２に供給される
出力電圧Ｖｏと比例しており、該出力電圧Ｖｏを安定さ
せる帰還信号としても用いられる。

【００１０】制御回路１３０は、スイッチング素子１０
４に印加するスイッチング信号を出力する発振器１３１
と、補助電源電圧Ｖccと基準電圧との差からなる誤差電
圧信号ＶＥＡＯを出力する誤差増幅器１３２と、スイッ
チング素子１０４を流れるドレイン電流ＩＤを検出して
素子電流検出信号ＶＣＬを出力する素子電流検出回路１
３３と、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣ
Ｌとを比較し、比較結果を出力する比較器１３４と、比
較信号に基づいてスイッチング信号の出力を制御するス
イッチング信号制御回路１３５とを有している。

【００１１】スイッチング信号制御回路１３５は、セッ
ト端子に発振器１３１からのクロック信号ＣＬＫを受
け、リセット端子に比較器１３４の出力信号を受けるＲ
Ｓフリップフロップ回路１３６と、入力端子に発振器１
３１からの最大デューティサイクル信号ＭＤＣを受け、
他の入力端子にＲＳフリップフロップ回路１３６からの
出力信号を受けるＮＡＮＤ回路１３７と、ＮＡＮＤ回路
１３７の出力信号を受け、これを反転増幅して制御信号
を出力するゲートドライバ１３８とから構成されてい
る。

【００１２】以下、前記のように構成されたスイッチン
グ電源装置の動作を説明する。

【００１３】図７において、まず、装置が起動された直
後には、商用電源からの交流電流が整流器１０１に入力
されると、入力された交流電流が整流器１０１と入力コ
ンデンサ１０２とにより、整流且つ平滑化されて直流電
圧Ｖinに変換され、変換された直流電圧Ｖinはトランス
１０３の第１の１次巻線１０３ａに印加される。このと
き、直流電圧Ｖinは、制御回路１３０に含まれる内部回
路電流供給回路１３９を介して電流が供給され、補助電
源部１２０のコンデンサ１２２が充電される。

【００１４】その後、補助電源部１２０において、補助
電源電圧Ｖccが制御回路１３０の起動電圧にまで達する
と、制御回路１３０が動作を開始する。これにより、ス
イッチング素子１０４へのスイッチング動作の制御が開
始されると共に、起動・停止回路１４０が内部回路電流
供給回路１３９を停止する。

【００１５】制御回路１３０は、負荷１１２に対する出
力電圧Ｖｏが所定の電圧で安定化するように、補助電源
電圧Ｖccに基づいてスイッチング素子１０４によるスイ
ッチング動作を制御する。具体的には、負荷１１２に対
する出力電圧Ｖｏと補助電源電圧Ｖccとをトランス１０
３の第２の１次巻線１０３ｂと２次巻線１０３ｃの巻数
比に比例した電圧とすると共に、比較器１３４に、誤差
増幅器１３２からの誤差電圧信号ＶＥＡＯと、素子電流
検出回路１３３からの素子電流検出信号ＶＣＬとを比較
し、両信号ＶＥＡＯ、ＶＣＬが互いに等しくなったとき
に、ＲＳフリップフロップ回路１３６のリセット端子に
ハイレベルの出力信号を出力するようにしている。

【００１６】次に、図８のタイミングチャートに示すよ
うに、負荷変動時において、負荷１１２に対する電流供
給量が減り、負荷供給電流Ｉｏが低下すると、出力電圧
Ｖｏが若干上昇する。これを受けて、帰還側の補助電源
部１２０の補助電源電圧Ｖccも上昇し、誤差増幅器１３
２からの誤差電圧信号ＶＥＡＯが低下する。

【００１７】負荷変動時や待機時等の無負荷時及び軽負
荷時のように、誤差電圧信号ＶＥＡＯが低下した状態
で、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬと
が等しくなると、比較器１３４からＲＳフリップフロッ
プ回路１３６のリセット端子にリセット信号が出力され
るため、ＮＡＮＤ回路１３７からは、定常負荷時よりも
早いタイミングでスイッチング素子１０４をオフ状態と
する信号が出力される。その結果、スイッチング素子１
０４は、スイッチング動作時におけるオン状態となる時
間が短くなるため、スイッチング素子１０４を流れるド
レイン電流ＩＤが減少する。

【００１８】このように、従来のスイッチング電源用半
導体装置における制御回路１３０は、負荷１１２に供給
される負荷供給電流Ｉｏに応じて、スイッチング素子１
０４に流れるドレイン電流ＩＤの大きさを制御する電流
モード制御方式を採っている。

【００１９】

【発明が解決しようとする課題】しかしながら、前記従
来のスイッチング電源用半導体装置は、待機時等の軽負
荷時にはスイッチング素子１０４に流れるドレイン電流
ＩＤが低減されるものの、制御回路１３０の回路電流は
トランス１０３を介して供給されるため、ドレイン電流
ＩＤを完全に０にすることができず、半導体装置にはト
ランス１０３を介してドレイン電流ＩＤを常時供給する
必要がある。従って、無負荷時でも、ある程度の電流が
流れるため、この無負荷時においてもスイッチング素子
１０４のスイッチング動作によって電流が損失し、負荷
が小さくなる程スイッチング素子１０４における電流損
失の割合が大きくなる。その結果、電源の効率が低下し
て、電源の待機時の省電力化を実現できないという問題
がある。

【００２０】本発明は、前記従来の問題を解決し、その
目的は、簡単な構成で、軽負荷時のスイッチング損失を
減らすことにより、消費電力を削減してスイッチング電
源用半導体装置における電源効率を確実に向上すること
ができるようにする。

【００２１】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、スイッチング電源用半導体装置を、出力
電圧に基づいて帰還される帰還信号から制御回路の電源
電圧を生成し、生成した電源電圧に基づいて、スイッチ
ング素子に対するスイッチング信号の出力を停止する構
成とする。

【００２２】具体的に、本発明に係るスイッチング電源
用半導体装置は、入力端子に第１の直流電圧を受けるス
イッチング素子と、スイッチング素子からの出力信号を
受け、第１の直流電圧を第２の直流電圧に変換して出力
する出力電圧生成回路と、スイッチング素子の動作を制
御する制御回路と、第２の直流電圧の電圧値を検出し、
検出した信号を帰還信号として制御回路に帰還する出力
電圧検出回路と、制御回路の電源電圧を生成する電源電
圧生成回路とを備えたスイッチング電源装置を制御する
スイッチング電源用半導体装置を対象とし、スイッチン
グ電源用半導体装置はスイッチング素子及び制御回路を
含み、制御回路は、スイッチング素子に印加するスイッ
チング信号を生成して出力する発振器と、スイッチング
素子を流れる電流を検出し、素子電流検出信号として出
力する電流検出回路と、電源電圧と基準電圧との差から
なる誤差電圧信号を生成して出力する誤差増幅器と、素
子電流検出信号と誤差電圧信号とを比較し、比較した比
較信号を出力する比較器と、比較信号に基づいてスイッ
チング信号の出力を制御するスイッチング信号制御回路
と、誤差電圧信号が下限電圧値よりも小さい場合にはス
イッチング信号制御回路に対してスイッチング素子への
スイッチング信号の出力を停止し、誤差電圧信号が上限
電圧値よりも大きい場合にはスイッチング信号制御回路
に対してスイッチング信号の出力を開始する軽負荷検出
回路とを有している。

【００２３】本発明のスイッチング電源用半導体装置に
よると、スイッチング電源装置は、一般に、軽負荷時に
消費される電流が減少して装置の出力電圧である第２の
直流電圧が上昇すると、制御回路に帰還する帰還信号の
電流量が増える。これにより、制御回路の電源電圧が上
昇するため、制御回路用の電源電圧と基準電圧との差か
らなる誤差電圧信号を生成する誤差増幅器からの誤差電
圧信号の電圧値は低下する。このとき、軽負荷検出回路
は、誤差電圧信号が下限電圧値よりも小さい場合にはス
イッチング信号制御回路に対してスイッチング素子への
スイッチング信号の出力を停止するため、スイッチング
素子における損失が減り、軽負荷時の消費電力を削減で
きるので、スイッチング電源装置の電源効率を向上する
ことができる。

【００２４】本発明のスイッチング電源用半導体装置に
おいて、軽負荷検出回路が、互いに異なる第１の基準電
圧及び第２の基準電圧を出力する基準電圧源と、一方の
入力端子が基準電圧源からの出力電圧を受け、他方の入
力端子が誤差電圧信号を受ける軽負荷検出用比較器とを
有し、基準電圧源の出力電圧値は、軽負荷検出用比較器
からの出力信号により、下限電圧値又は上限電圧値とな
るように設定されていることが好ましい。このようにす
ると、出力側から入力側に帰還された帰還信号から生成
される誤差電圧信号によって、スイッチング信号制御回
路からのスイッチング素子に対するスイッチング信号の
出力を確実に停止させることができる。

【００２５】この場合に、基準電圧源が、出力端子を持
つ第１の定電流源と、下流側に軽負荷検出用比較器から
の比較信号により開閉されるスイッチが設けられた第２
の定電流源と、第１の定電流源からの出力電流及び第２
の定電流源からの出力電流のうちの少なくとも一方を受
け、第１の基準電圧又は第２の基準電圧を生成する出力
電圧設定抵抗器とを有していることが好ましい。このよ
うにすると、軽負荷検出用の電圧値である下限電圧及び
上限電圧を確実に生成することができる。その上、上限
電圧の値が下限電圧の値よりも大きい場合には、例え
ば、スイッチング素子へのスイッチング信号の出力が停
止されると、第２の直流電圧の値が低下して、帰還電圧
変換回路からの帰還電圧信号の電圧値が上昇する。ここ
で、帰還電圧信号が上限電圧値を超えると、軽負荷検出
回路は、直ちにスイッチング信号制御回路に対してスイ
ッチング信号の出力を開始してしまうため、スイッチン
グ信号の出力停止期間をほとんど設定できなくなるが、
上限電圧値を下限電圧値よりも大きくしておくと、誤差
電圧信号又は帰還電圧信号が上限電圧値を超えるまでに
時間的な余裕（ヒステリシス特性）が生じることによ
り、スイッチング信号の出力停止期間を確実に設定する
ことができる。

【００２６】本発明のスイッチング電源用半導体装置に
おいて、スイッチング素子及び制御回路が、スイッチン
グ素子の入力端子及び出力端子、並びに制御回路におけ
る帰還信号が入力される入力端子が外部接続端子となる
ように一つの半導体基板上に集積化されて形成されてい
ることが好ましい。このようにすると、スイッチング電
源装置本体の部品点数を減らすことができるため、電源
装置本体を小型化することできる。

【００２７】この場合に、半導体基板が下限電圧又は上
限電圧の値を調整するための軽負荷検出電圧調整用端子
を有していることが好ましい。このようにすると、半導
体装置の外部から軽負荷検出電圧調整用端子を用いて待
機時の負荷電流値を最適化できるため、本発明の半導体
装置を組み込む電源装置やシステムの選択肢を増やすこ
とができる。

【００２８】本発明のスイッチング電源用半導体装置
は、軽負荷検出回路とスイッチング素子の出力端子との
間に設けられ、下限電圧の値又は上限電圧の値を調整す
る軽負荷検出電圧調整手段をさらに備えていることが好
ましい。このようにすると、本半導体装置に外部に、軽
負荷検出電圧調整手段を設ける必要がなくなると共に、
スイッチング電源装置を構成する他の部品の精度のばら
つきを容易に吸収することができる。

【００２９】

【発明の実施の形態】本発明の一実施形態について図面
を参照しながら説明する。

【００３０】図１は本発明の一実施形態に係るスイッチ
ング電源装置の概略的な回路構成を示している。図１に
示すように、第１の実施形態に係るスイッチング電源装
置は、主入力端子１０に印加された、例えば商用電源か
らの交流電流を整流し且つ平滑化してなる第１の直流電
圧をトランス（変圧器）１３の１次側に印加しながら、
スイッチング素子１４によるスイッチング動作によっ
て、トランス１３の２次側に設けられた出力電圧生成回
路１６により第２の直流電圧である出力電圧Ｖｏにまで
降下して主出力端子１７に出力する絶縁型のスイッチン
グ電源装置である。

【００３１】以下、本実施形態に係るスイッチング電源
装置を詳細に説明する。

【００３２】トランス１３は、第１の１次巻線１３ａ、
第２の１次巻線１３ｂ及び２次巻線１３ｃを有してい
る。

【００３３】主入力端子１０には、交流電流を整流する
ダイオードブリッジ等からなる整流器１１と、整流され
た信号を平滑化して直流電圧Ｖinを生成する入力コンデ
ンサ１２とがそれぞれ並列に接続されている。生成され
た直流電圧Ｖinは、トランス１３の第１の１次巻線１３
ａに入力された後、例えばＮ型パワーＭＯＳＦＥＴから
なるスイッチング素子１４のドレイン端子ＴD に入力さ
れる。ここで、スイッチング素子１４のソース端子Ｔｓ
は主入力端子１０のローレベル側の端子と接続され、そ
のゲートには、該スイッチング素子１４の動作を制御す
る制御回路１５から出力される制御信号が入力される。

【００３４】トランス１３の２次巻線１３ｃには、出力
電圧生成回路１６が接続されている。出力電圧生成回路
１６は、第１の１次巻線１３ａに印加され且つスイッチ
ングされた直流電圧Ｖinの磁気誘導により発生した起電
力による電流を整流する第１のダイオード１６１と、整
流された信号を平滑化する出力コンデンサ１６２とから
構成されている。

【００３５】出力電圧生成回路１６と接続されている主
出力端子１７は、そのハイレベル側の端子とローレベル
側の端子との間に負荷１８が接続され、該負荷１８には
負荷供給電流Ｉｏが流れる。

【００３６】トランス１３の第２の１次巻線１３ｂに
は、制御回路１５の補助電源電圧Ｖccを生成する電源電
圧生成回路としての電源回路１９が接続されている。電
源回路１９は、第１の１次巻線１３ａに印加され且つス
イッチングされた直流電圧Ｖinによって発生した起電力
による電流を整流する第２のダイオード１９１と、整流
された信号を平滑化する電源コンデンサ１９２とから構
成されている。ここでは、第２の１次巻線１３ｂは、補
助電源電圧Ｖccと出力電圧Ｖｏとが比例するように設け
られている。また、電源回路１９により生成される補助
電源電圧Ｖccは、制御回路１５の制御端子Ｔｃに印加さ
れる。

【００３７】本実施形態においては、破線２０で囲まれ
る領域、すなわちスイッチング素子１４と制御回路１５
とを含み、ドレイン端子ＴD 、ソース端子Ｔｓ及び制御
端子Ｔｃの少なくとも３端子で外部との入出力が可能な
領域を基板上形成領域２０と呼び、この基板上形成領域
２０が１つの半導体チップに形成可能であることを表わ
している。

【００３８】なお、基板上形成領域２０を１つの半導体
チップに形成する代わりに、複数の半導体チップに分割
して形成してもよい。但し、複数の半導体チップに分割
する場合であっても、ドレイン端子ＴD 、ソース端子Ｔ
ｓ及び制御端子Ｔｃの少なくとも３端子で外部との入出
力が可能な１つのパッケージに収容されていることが好
ましい。

【００３９】制御回路１５は、スイッチング素子１４に
印加する、発振周波数が１００ｋＨｚ程度のスイッチン
グ信号を生成して出力する発振器２１と、抵抗を介して
降下させた補助電源電圧Ｖccを逆相端子に受け、正相端
子に受ける基準電圧との差からなる誤差電圧信号ＶＥＡ
Ｏを生成して出力する誤差増幅器２２と、スイッチング
素子１４を流れる素子電流ＩＤを検出し、検出した素子
電流ＩＤを電圧に変換し、素子電流検出信号ＶＣＬとし
て出力する素子電流検出回路２３と、誤差電圧信号ＶＥ
ＡＯと素子電流検出信号ＶＣＬとを比較し、比較した比
較信号を出力する素子電流検出用比較器２４と、比較信
号に基づいてスイッチング信号の出力を制御するスイッ
チング信号制御回路２５と、誤差電圧信号ＶＥＡＯが下
限電圧値よりも小さい場合にはスイッチング信号制御回
路２５に対してスイッチング素子１４へのスイッチング
信号の出力を停止し、誤差電圧信号ＶＥＡＯが上限電圧
値よりも大きい場合にはスイッチング信号制御回路２５
に対してスイッチング信号の出力を開始する軽負荷検出
回路４０とを有している。ここで、誤差増幅器２２の逆
相入力端子は、スイッチング素子１４のソース端子Ｔｓ
とも抵抗を介して接続されている。

【００４０】さらに、制御回路１５は、スイッチング素
子１４のドレイン端子ＴD と制御回路１５の制御端子Ｔ
ｃとの間に接続され且つ制御回路１５に対して該制御回
路１５の起動用の電流を供給する内部回路電流供給回路
２９と、該内部回路電流供給回路２９の出力側とスイッ
チを介して接続され、制御回路１５の起動又は停止時に
スイッチング信号制御回路２５の動作を制御する起動・
停止回路３０とを有している。

【００４１】スイッチング信号制御回路２５は、セット
端子Ｓに軽負荷検出回路４０の出力信号を受け、リセッ
ト端子Ｒに素子電流検出用比較器２４の出力信号を受け
るＲＳフリップフロップ回路２６と、第１の入力端子に
起動・停止回路３０の出力信号を受け、第２の入力端子
に発振器２１からの最大デューティサイクル信号ＭＤＣ
を受け、第３の入力端子にＲＳフリップフロップ回路２
６からの出力信号を受けるＮＡＮＤ回路２７と、ＮＡＮ
Ｄ回路２７の出力信号を受け、受けた出力信号を反転増
幅した制御信号をスイッチング素子１４のゲートに出力
するインバータからなるゲートドライバ２８とから構成
されている。

【００４２】軽負荷検出回路４０は、基準電圧源４１
と、正相入力端子に誤差増幅器２２からの誤差電圧信号
ＶＥＡＯを受け、逆相入力端子に基準電圧源４１からの
基準電圧ＶＲを受ける軽負荷検出用比較器４２と、一の
入力端子に軽負荷検出用比較器４２の出力信号ＶＯ１を
受け、他の入力端子に発振器２１からのクロック信号Ｃ
ＬＫを受けるＡＮＤ回路４３とから構成されている。基
準電圧源４１は、軽負荷検出用比較器４２の出力信号Ｖ
Ｏ１を受けて、基準電圧ＶＲの値が変更可能となるよう
に構成されている。

【００４３】軽負荷検出用比較器４２は、入力される誤
差電圧信号ＶＥＡＯと基準電圧ＶＲとを比較して、誤差
電圧信号ＶＥＡＯが基準電圧ＶＲよりも大きい場合に、
ＡＮＤ回路４３に対してハイレベルの信号を出力する。
逆に、誤差電圧信号ＶＥＡＯが基準電圧ＶＲよりも小さ
い場合には、ＡＮＤ回路４３に対してローレベルの信号
を出力するため、ＲＳフリップフロップ回路２６の出力
信号がローレベルとなるので、ゲートドライバ２８から
の制御信号の出力を停止させることができる。

【００４４】また、誤差増幅器２２の出力側には、誤差
電圧信号ＶＥＡＯの最大電圧値をクランプするＰＮＰ型
バイポーラトランジスタからなる過電流保護回路３１が
設けられており、誤差電圧信号ＶＥＡＯを過電流保護回
路３１にクランプさせることにより、スイッチング素子
１４に流れる素子電流ＩＤの最大値がクランプされる。

【００４５】また、本実施形態に係るスイッチング電源
装置は、直流電圧Ｖin及び出力電圧Ｖｏの電圧値に制限
はない。一例として、直流電圧Ｖinの値を１００Ｖ〜２
００Ｖとし、出力電圧Ｖｏの値を２５Ｖとすれば、スイ
ッチング電源用半導体装置の１チップ化又は１パッケー
ジ化により、スイッチング電源装置全体の部品点数を大
幅に削減できるため、電源装置のサイズをも小さくで
き、より小型化及び低価格化を実現できる。

【００４６】また、スイッチング素子１４にＮ型ＭＯＳ
ＦＥＴを用いたが、代わりにＮＰＮ型バイポーラトラン
ジスタを用いてもよい。

【００４７】ここで、基準電圧源４１の具体的な回路構
成の一例を図２に示す。図２に示すように、基準電圧源
４１は、軽負荷検出用比較器４２の逆相端子と接続され
た出力端子Ｙを持つ第１の定電流源４１１と、下流側に
軽負荷検出用比較器４２からの出力信号ＶＯ１を入力端
子Ｘ、すなわちゲートに受けるＰ型ＭＯＳＦＥＴからな
るスイッチトランジスタ４１３が設けられた第２の定電
流源４１２とを有している。さらに、第１の定電流源４
１１の第１の出力電流Ｉ１及び第２の定電流源４１２の
第２の出力電流Ｉ２のうちの少なくとも第１の出力電流
Ｉ１を受け、下限電圧ＶＲ１又は上限電圧ＶＲ２を生成
する出力電圧設定用の抵抗器４１４とを有している。

【００４８】以上のように構成された基準電圧源４１の
動作を説明する。

【００４９】定常負荷時においては、軽負荷検出用比較
器４２の出力信号ＶＯ１はハイレベルとなっているた
め、スイッチトランジスタ４１３はオフ状態となってい
る。従って、このときの基準電圧源４１の出力信号Ｖ
Ｒ、すなわち下限電圧ＶＲ１は、抵抗器４１４の抵抗値
をＲ１とすると、以下の式（１）で表わされる。

【００５０】ＶＲ１＝Ｒ１×Ｉ１ …（１） 一方、装置の軽負荷状態が検出されると、軽負荷検出用
比較器４２の出力信号ＶＯ１はローレベルとなるため、
スイッチングトランジスタ４１３がオン状態となり、抵
抗器４１４には第２の定電流源４１２からの第２の出力
電流Ｉ２も同時に流れ込むようになる。従って、このと
きの基準電圧源４１の出力信号ＶＲ、すなわち上限電圧
ＶＲ２は以下の式（２）で表わされる。

【００５１】ＶＲ２＝Ｒ１×（Ｉ１＋Ｉ２） …（２） このように、軽負荷検出用比較器４２の出力信号ＶＯ１
に応じて、基準電圧源４１の出力電圧ＶＲが下限電圧Ｖ
Ｒ１を出力したり、上限電圧ＶＲ２を出力したりするこ
とにより、軽負荷時にスイッチング信号制御回路２５に
対して、後述するような間欠発振動作を行なわせること
ができる。

【００５２】なお、本実施形態においては、軽負荷検出
用比較器４２の出力信号ＶＯ１に基づいて、基準電圧源
４０の出力電圧設定用の定電流値を変化させているが、
代わりに、軽負荷検出用比較器４２の出力信号ＶＯ１に
基づいて、基準電圧源４２の出力電圧設定用の抵抗器４
１４の抵抗値を変化させるようにしてもよい。

【００５３】以下、前記のように構成されたスイッチン
グ電源用半導体装置を含むスイッチング電源装置の動作
の詳細について、図３に示すタイミングチャートを参照
しながら説明する。

【００５４】まず、図１に示す回路図において、制御回
路１５が起動するまでの間は、起動・停止回路３０は内
部回路電流供給回路２９と電源回路１９内の電源コンデ
ンサ１９２の陽極とを接続するように閉じている。

【００５５】次に、装置が起動され、主入力端子１０に
交流電流が入力され始めると、内部回路電流供給回路２
９から電源コンデンサ１９２の陽極に電流が流れ、制御
回路１５の補助電源電圧Ｖccの値が上昇する。この補助
電源電圧Ｖccの値が制御回路１５の起動電圧に達する
と、制御回路１５が動作を行なえるようになるので、起
動・停止回路３０は、内部回路電流供給回路２９と電源
コンデンサ１９との接続を切断する。これにより、内部
回路電流供給回路２９は起動時にのみ動作するため、通
常動作時における制御回路１５の消費電力を抑えること
ができる。

【００５６】次に、図３に示すように、定常負荷時にお
いては、基準電圧源４１の基準電圧ＶＲの値は下限電圧
値ＶＲ１に設定されている。

【００５７】その後、例えば、負荷供給電流Ｉｏが減少
するような軽負荷となる負荷変動が生じると、負荷１８
に対する電力供給が過剰となって、出力電圧Ｖｏの電圧
値は若干上昇する。この出力電圧Ｖｏの値が上昇するこ
とにより、帰還側の電源回路１９の補助電源電圧Ｖccも
上昇する。

【００５８】補助電源電圧Ｖccが上昇すると、制御回路
１５において、誤差増幅器２２の逆相端子に印加される
電圧が上昇するため、誤差増幅器２２から出力される誤
差電圧信号ＶＥＡＯの電圧値が低下する。このとき、素
子電流検出回路２３から出力される素子電流検出信号Ｖ
ＣＬの電圧値も低下する。

【００５９】このように、本実施形態に係るスイッチン
グ電源装置は、スイッチング信号のパルス幅が負荷供給
電流Ｉｏにより変更される、いわゆる電流モードのＰＷ
Ｍ制御方式を採る。

【００６０】誤差電圧信号ＶＥＡＯを正相端子に受ける
軽負荷検出用比較器４２は、受けた誤差電圧信号ＶＥＡ
Ｏの値が下限電圧値ＶＲ１よりも小さくなると、ＡＮＤ
回路４３に対してローレベルの信号を出力するため、ス
イッチング信号制御回路２５のゲートドライバ２８がロ
ーレベルの制御信号のみを出力して、スイッチング素子
１４のスイッチング動作が停止する。これとほぼ同時
に、基準電圧源４１の出力電圧ＶＲは、軽負荷検出用比
較器４２のローレベルの出力信号を受けて下限電圧値Ｖ
Ｒ１から上限電圧値ＶＲ２に変更される。

【００６１】待機時のような軽負荷又は無負荷状態とな
ると、出力電圧生成回路１６に対して電力の供給が行な
われなくなるため、負荷１８への電力供給が出力コンデ
ンサ１６２からのみ行なわれるようになるので、出力電
圧Ｖｏは徐々に低下する。これにより、誤差増幅器２２
からの誤差電圧信号ＶＥＡＯが徐々に上昇するが、基準
電圧源４１の出力電圧ＶＲは、下限電圧ＶＲ１よりも高
い上限電圧ＶＲ２に設定されているため、図４に示すよ
うに、スイッチング素子１４によるスイッチング動作が
直ちに再開されることがない。

【００６２】さらに、出力電圧Ｖｏが低下して、逆に誤
差電圧信号ＶＥＡＯが上限電圧値ＶＲ２を越えると、軽
負荷検出用比較器４２からの出力信号が再びハイレベル
となるため、これを受けるＡＮＤ回路４３はハイレベル
の出力信号を出力できるようになるので、スイッチング
素子１４のスイッチング動作が再開される。これとほぼ
同時に、軽負荷検出用比較器４２のハイレベルの出力信
号を受けて基準電圧源４１の出力電圧ＶＲは、上限電圧
値ＶＲ２から下限電圧値ＶＲ１に再設定される。

【００６３】次に、待機時において、スイッチング素子
１４によるスイッチング動作が再開されると、スイッチ
ング素子１４に流れる素子電流ＩＤは、軽負荷検出時の
電流値よりも大きくなっているため、負荷１８への電力
供給が過剰となって、再び出力電圧Ｖｏが上昇し、誤差
増幅器２２からの誤差電圧信号ＶＥＡＯが低下する。従
って、前述したように、誤差電圧信号ＶＥＡＯが下限電
圧値ＶＲ１よりも小さくなると、スイッチング素子１４
に対するスイッチング信号の出力を再度停止する。

【００６４】本実施形態においては、基準電圧源４１か
ら出力される基準電圧ＶＲが軽負荷状態を検出すること
によりスイッチング動作を停止し、さらに、基準電圧Ｖ
Ｒを下限電圧値ＶＲ１から上限電圧値ＶＲ２へと変更す
ることにより、誤差電圧信号ＶＥＡＯが上昇しても、直
ちにスイッチング動作が開始されることがないように基
準電圧ＶＲにヒステリシス特性を与えている。これによ
り、軽負荷又は無負荷を検出している間は、スイッチン
グ素子１４に対するスイッチング制御は、スイッチング
動作の停止と再開とが繰り返される間欠発振状態とな
る。

【００６５】なお、出力電圧Ｖｏは、間欠発振状態のス
イッチング停止期間中に低下するが、この低下の度合い
は負荷供給電流Ｉｏに依存する。すなわち、負荷供給電
流Ｉｏが小さくなる程、出力電圧Ｖｏの低下が緩やかに
なる。

【００６６】また、間欠発振状態におけるスイッチング
停止期間は、負荷供給電流Ｉｏが小さくなる程長くな
る。すなわち、軽負荷になる程スイッチング素子１４の
スイッチング動作が減少することになる。

【００６７】本実施形態においては、例えば、出力が
０．３Ｗのスイッチング電源装置の場合に、従来の電源
装置では消費電力が１Ｗで電源効率が３０％程度であっ
たが、本実施形態に係る電源装置では消費電力が０．４
５Ｗで電源効率が６７％となり、低消費電力で且つ高効
率が達成されることを確認している。

【００６８】その上、本実施形態に係るスイッチング電
源用半導体装置は、基板上形成領域２０に、１次側、す
なわち入力側の制御回路１５及びスイッチング素子１４
のみを含むため、半導体集積回路として１パッケージ化
又は１チップ化することも容易に行なえる上に、部品数
を削減できるため、コストの低減も容易となる。

【００６９】（一実施形態の第１変形例）以下、本発明
の一実施形態の第１変形例について図面を参照しながら
説明する。

【００７０】図５は本発明の一実施形態の第１変形例に
係るスイッチング電源用半導体装置の概略的な回路構成
を示している。図５において、図１に示す構成要素と同
一の構成要素には同一の符号を付すことにより説明を省
略する。

【００７１】図５に示すように、第１変形例に係るスイ
ッチング電源用半導体装置は、基板上形成領域２０の端
部に、軽負荷検出用比較器４２の逆相入力端子と電気的
に接続された軽負荷検出電圧調整用端子ＴR が設けられ
ていることを特徴とする。

【００７２】これにより、一端が軽負荷検出電圧調整用
端子ＴR と接続され、他端がソース端子Ｔｓと接続され
た検出電圧可変手段としての軽負荷検出電圧調整用抵抗
器５１を設けることによって、軽負荷検出電圧である下
限電圧値ＶＲ１及び上限電圧値ＶＲ２を適当に調整する
ことができるようになる。このため、待機時における必
要な負荷と併せて、スイッチング素子１４のスイッチン
グ動作が停止又は再開する際の負荷供給電流Ｉｏを最適
化することができる。その結果、スイッチング素子１４
及び制御回路１５が１パッケージ化又は１チップ化され
ている場合であっても、軽負荷検出回路４０の下限電圧
値ＶＲ１又は上限電圧値ＶＲ２を電源装置の用途に応じ
て変更できるようになる。

【００７３】（一実施形態の第２変形例）以下、本発明
の一実施形態の第２変形例について図面を参照しながら
説明する。

【００７４】図６は本発明の一実施形態の第２変形例に
係るスイッチング電源用半導体装置の概略的な回路構成
を示している。図６において、図１に示す構成要素と同
一の構成要素には同一の符号を付すことにより説明を省
略する。

【００７５】図６に示すように、第２変形例に係るスイ
ッチング電源用半導体装置は、一端が軽負荷検出用比較
器４２の逆相入力端子と接続され、他端がソース端子Ｔ
ｓと接続された軽負荷検出電圧調整手段としての軽負荷
検出電圧調整用抵抗器５１Ａが設けられていることを特
徴とする。

【００７６】これにより、軽負荷検出電圧調整用抵抗器
５１Ａを、例えばレーザートリミング法等のトリミング
技術により該抵抗器５１Ａの抵抗値を微調整することが
できるようになる。これにより、スイッチング電源用半
導体装置の外部に設ける部品点数を削減することができ
る。

【００７７】その上、基板上形成領域２０内に、すなわ
ち半導体装置内に軽負荷検出電圧調整用抵抗器５１Ａを
設けるため、スイッチング電源装置を構成する他の部品
の精度のばらつきをも吸収することができる。

【００７８】なお、軽負荷検出電圧調整用抵抗器５１Ａ
として、ツェナーダイオードと直列に接続された抵抗器
とが複数個並列に接続されてなるツェナーザップ回路を
用いても良い。この場合のトリミング方法は、所望の抵
抗値となるように、必要とする抵抗器に接続されたツェ
ナーダイオードに電流を流し、該ツェナーダイオードを
ショートさせて破壊（ザップ）することにより行なえ
る。

【００７９】

【発明の効果】本発明に係るスイッチング電源用半導体
装置によると、出力電圧から帰還されて生成される制御
回路用の電源電圧と基準電圧との差からなる誤差電圧信
号を出力する誤差増幅器と、誤差電圧信号が下限電圧値
よりも小さい場合にスイッチング信号制御回路に対して
スイッチング素子へのスイッチング信号の出力を停止す
る軽負荷検出回路とを有しているため、スイッチング素
子における損失が減り、軽負荷時の消費電力を削減でき
るので、スイッチング電源用半導体装置の電源効率を向
上することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るスイッチング電源用
半導体装置を含むスイッチング電源装置を示す概略的な
回路図である。

【図２】本発明の一実施形態に係るスイッチング電源用
半導体装置における出力値が可変となる基準電圧源を示
す回路図である。

【図３】本発明の一実施形態に係るスイッチング電源用
半導体装置を含むスイッチング電源装置の動作を示すタ
イミングチャートである。

【図４】本発明の一実施形態に係るスイッチング電源用
半導体装置における軽負荷検出用比較器に用いる基準電
圧を示すタイミングチャートである。

【図５】本発明の一実施形態の第１変形例に係るスイッ
チング電源用半導体装置を示す概略的な回路図である。

【図６】本発明の一実施形態の第２変形例に係るスイッ
チング電源用半導体装置を示す概略的な回路図である。

【図７】従来のスイッチング電源用半導体装置を含むス
イッチング電源装置を示す概略的な回路図である。

【図８】従来のスイッチング電源装置の動作を示すタイ
ミングチャートである。

【符号の説明】

１０ 主入力端子 １１ 整流器 １２ 入力コンデンサ １３ トランス １３ａ 第１の１次巻線 １３ｂ 第２の１次巻線 １３ｃ ２次巻線 １４ スイッチング素子 １５ 制御回路 １６ 出力電圧生成回路 １６１ 第１のダイオード １６２ 出力コンデンサ １７ 主出力端子 １８ 負荷 １９ 電源回路（電源電圧生成回路） １９１ 第２のダイオード １９２ 電源コンデンサ ２０ 基板上形成領域 ２１ 発振器 ２２ 誤差増幅器 ２３ 電流検出回路 ２４ 素子電流検出用比較器 ２５ スイッチング信号制御回路 ２６ ＲＳフリップフロップ回路 ２７ ＮＡＮＤ回路 ２８ ゲートドライバ ２９ 内部回路電流供給回路 ３０ 起動・停止回路 ３１ 過電流保護回路 ４０ 軽負荷検出回路 ４１ 基準電圧源 ４１１ 第１の定電流源 ４１２ 第２の定電流源 ４１３ スイッチトランジスタ（スイッチ） ４１４ 抵抗器（出力電圧設定抵抗器） ４２ 軽負荷検出用比較器 ４３ ＡＮＤ回路 ５１ 軽負荷検出電圧調整用抵抗器（検出電圧可変手
段） ５１Ａ 軽負荷検出電圧調整用抵抗器（軽負荷検出電圧
調整手段） Ｔs ソース端子 ＴD ドレイン端子 Ｔc 制御端子 ＴR 軽負荷検出電圧調整用端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 哲司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山西 雄司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 木下 知子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H730 AA14 AS01 AS23 BB43 BB57 CC01 DD04 EE02 EE07 EE57 FD41 FF06 FG03 VV03 VV06

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力端子に第１の直流電圧を受けるスイ
   ッチング素子と、前記スイッチング素子からの出力信号
   を受け、前記第１の直流電圧を第２の直流電圧に変換し
   て出力する出力電圧生成回路と、前記スイッチング素子
   の動作を制御する制御回路と、前記第２の直流電圧の電
   圧値を検出し、検出した信号を帰還信号として前記制御
   回路に帰還する出力電圧検出回路と、前記制御回路の電
   源電圧を生成する電源電圧生成回路とを備えたスイッチ
   ング電源装置を制御するスイッチング電源用半導体装置
   であって、 前記スイッチング電源用半導体装置は、前記スイッチン
   グ素子及び前記制御回路を含み、 前記制御回路は、 前記スイッチング素子に印加するスイッチング信号を生
   成して出力する発振器と、 前記スイッチング素子を流れる電流を検出し、素子電流
   検出信号として出力する電流検出回路と、 前記電源電圧と基準電圧との差からなる誤差電圧信号を
   生成して出力する誤差増幅器と、 前記素子電流検出信号と前記誤差電圧信号とを比較し、
   比較した比較信号を出力する比較器と、 前記比較信号に基づいて前記スイッチング信号の出力を
   制御するスイッチング信号制御回路と、 前記誤差電圧信号が下限電圧値よりも小さい場合には前
   記スイッチング信号制御回路に対して前記スイッチング
   素子への前記スイッチング信号の出力を停止し、前記誤
   差電圧信号が上限電圧値よりも大きい場合には前記スイ
   ッチング信号制御回路に対して前記スイッチング信号の
   出力を開始する軽負荷検出回路とを有していることを特
   徴とするスイッチング電源用半導体装置。
2. 【請求項２】 前記軽負荷検出回路は、 互いに異なる第１の基準電圧及び第２の基準電圧を出力
   する基準電圧源と、 一方の入力端子が前記基準電圧源からの出力電圧を受
   け、他方の入力端子が前記誤差電圧信号を受ける軽負荷
   検出用比較器とを有し、 前記基準電圧源の出力電圧値は、前記軽負荷検出用比較
   器からの出力信号により、前記下限電圧値又は上限電圧
   値となるように設定されていることを特徴とする請求項
   １に記載のスイッチング電源用半導体装置。
3. 【請求項３】 前記基準電圧源は、 出力端子を持つ第１の定電流源と、 下流側に前記軽負荷検出用比較器からの比較信号により
   開閉されるスイッチが設けられた第２の定電流源と、 前記第１の定電流源からの出力電流及び前記第２の定電
   流源からの出力電流のうちの少なくとも一方を受け、前
   記第１の基準電圧又は前記第２の基準電圧を生成する出
   力電圧設定抵抗器とを有していることを特徴とする請求
   項２に記載のスイッチング電源用半導体装置。
4. 【請求項４】 前記スイッチング素子及び前記制御回路
   は、 前記スイッチング素子の入力端子及び出力端子、並びに
   前記制御回路における前記帰還信号が入力される入力端
   子が外部接続端子となるように一つの半導体基板上に集
   積化されて形成されていることを特徴とする請求項１〜
   ３のうちのいずれか１項に記載のスイッチング電源用半
   導体装置。
5. 【請求項５】 前記半導体基板は、前記下限電圧又は前
   記上限電圧の値を調整するための軽負荷検出電圧調整用
   端子を有していることを特徴とする請求項４に記載のス
   イッチング電源用半導体装置。
6. 【請求項６】 前記軽負荷検出回路と前記スイッチング
   素子の出力端子との間に設けられ、前記下限電圧の値又
   は前記上限電圧の値を調整する軽負荷検出電圧調整手段
   をさらに備えていることを特徴とする請求項１〜４のう
   ちのいずれか１項に記載のスイッチング電源用半導体装
   置。