JP2003274644A - スイッチング電源制御用半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 スイッチング素子のスイッチング動作を制御
するための帰還信号が得られず、制御端子からの電流流
出がなくなった場合に、スイッチング動作を停止させて
この停止状態を保持させ、スイッチング電源装置の破壊
を防止するスイッチング電源制御用半導体装置を提供す
る。 【解決手段】 制御端子２４への帰還信号が切断され、
制御端子２４からの電流流出がなくなり、制御端子２４
の電圧が所定の電圧を超えると、Ｎ型ＭＯＳＦＥＴ１２
のソース端子を流れる電流を定電流源１３で設定された
第１の定電流値（所定の電流値）以上とし、この状態を
保持することにより、スイッチング素子１のスイッチン
グ動作を停止させてこの停止状態を保持させる制御端子
オープン時保護回路８を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング素子
のスイッチング動作を制御する帰還信号が得られず、ス
イッチング素子のスイッチング制御が不能になった場合
において、スイッチング素子のスイッチング動作を停止
させ、その停止状態を持続させることにより、スイッチ
ング電源装置の破壊を防止するスイッチング電源制御用
半導体装置に関する。

【０００２】

【従来の技術】図５は、従来のスイッチング電源制御用
半導体装置の一例を示す回路図である。この半導体装置
２６では、パワーＭＯＳＦＥＴなどのスイッチング素子
１とスイッチング素子１のスイッチング制御を行うため
の制御回路が同一の半導体基板上に集積化されており、
スイッチング素子１の入力端子２１と出力端子（グラン
ド端子）２２、および、制御回路の電源端子２３と制御
信号を入力するための制御端子２４の４端子で構成され
ている。

【０００３】レギュレータ２は、スイッチング素子１の
入力端子２１と制御回路の電源端子２３との間に接続さ
れており、スイッチング素子１の入力端子電圧が一定値
以上になったときに半導体装置２６の内部回路電流を供
給し、電源端子電圧が一定値になるように制御してい
る。

【０００４】起動／停止回路３の出力は、ＮＡＮＤ回路
１６へ入力されており、電源端子電圧の大きさに基づい
てスイッチング素子１の発振および停止を制御してい
る。発振器４は、スイッチング素子１の最大デューティ
ーサイクルを決定するための最大デューティーサイクル
信号５とスイッチング素子１のスイッチング周波数を決
定するためのクロック信号６とを出力する。最大デュー
ティーサイクル信号５の反転信号が、ＯＲ回路１４を介
して、ＲＳフリップフロップ回路１５のリセット端子に
与えられており、クロック信号６が、ＡＮＤ回路１１を
介して、ＲＳフリップフロップ回路１５のセット端子に
与えられており、ＲＳフリップフロップ回路１５の出力
は、ＮＡＮＤ回路１６へ入力される。

【０００５】過熱保護回路７は、半導体装置２６のチッ
プ温度が設定値以上になると、ＲＳフリップフロップ回
路９のセット端子へローレベルの信号を出力する。ＲＳ
フリップフロップ回路９はセット端子にローレベルの信
号が入力されると、ハイレベルの信号を出力してスイッ
チング素子１の動作を停止させる。過熱保護からの動作
復帰は、再起動トリガ信号発振回路１０から再起動トリ
ガ信号がＲＳフリップフロップ回路９のリセット端子へ
出力されたときに行われる。

【０００６】Ｎ型ＭＯＳＦＥＴ（スイッチング制御用Ｎ
型ＭＯＳＦＥＴ）１２は、ドレイン端子が定電流源１３
およびＡＮＤ回路１１の入力端子に接続されており、ゲ
ート端子を所定のバイアス電圧に固定するためゲート端
子が定電圧源に接続されており、ソース端子が半導体装
置２６の制御端子２４となっており、制御端子２４から
流出する電流（Ｎ型ＭＯＳＦＥＴ１２のソース端子から
流出する電流）に応じてスイッチング素子１の発振およ
び停止を制御している。つまり、制御端子２４から流出
する電流（Ｎ型ＭＯＳＦＥＴ１２のソース端子から流出
する電流）が、定電流源１３で設定された電流値（第１
の定電流値）を越えると、ＡＮＤ回路１１へローレベル
の信号を出力し、クロック信号６を無効にする。クロッ
ク信号６が無効になると、スイッチング素子１へのスイ
ッチング制御信号が停止するので、スイッチング素子１
はオフ状態になる。また、定電流源１３の電流値にはヒ
ステリシスがあり、制御端子２４から流出する電流が、
第１の定電流値よりもある一定値分だけ小さい電流値
（第２の定電流値）以下にならないとスイッチング素子
１のスイッチング動作が再開されないようになってい
る。

【０００７】ドレイン電流検出用比較器１７は、スイッ
チング素子１に流れる電流を検出するためのものであ
り、そのマイナス入力端子には定電圧源が接続され、プ
ラス入力端子にはスイッチング素子１の入力端子２１が
接続されている。ドレイン電流検出用比較器１７は、ス
イッチング素子１に流れる電流が一定値に達すると、Ａ
ＮＤ回路１９へハイレベルの信号を出力し、スイッチン
グ素子１の発振を停止させる。つまり、このドレイン電
流検出用比較器１７によって、スイッチング動作中にス
イッチング素子１に流れる電流（スイッチング素子電
流）が一定値になるように制御されている。

【０００８】オン時ブランキングパルス発生回路１８
は、スイッチング素子１がターンオンしてから一定時間
の間、ドレイン電流検出用比較器１７の出力信号を強制
的に止めることで、スイッチング素子１の発振が停止し
ないようにしている。つまり、ターンオン時の容量性ス
パイク電流によって、スイッチング素子１がターンオフ
しないようにしている。

【０００９】ドライブ回路２０は、ＮＡＮＤ回路１６の
出力信号によって、スイッチング素子１のスイッチング
制御を行っている。図６は、図５に示した従来のスイッ
チング電源制御用半導体装置を用いて構成したスイッチ
ング電源装置の一例を示す回路図である。このスイッチ
ング電源装置は、入力端子４０に印加される直流電圧を
降下して出力端子４６から出力する、降圧型チョッパ方
式電源回路である。入力端子４０には入力側コンデンサ
４１と半導体装置２６内のスイッチング素子１の入力端
子２１が接続されている。入力端子４０に与えられた直
流電圧ＶＩＮは、半導体装置２６内のスイッチング素子
１によりスイッチングされる。そして、直流電圧ＶＩＮ
は、スイッチング素子１のスイッチング動作によって、
出力電圧ＶＯの直流電圧として負荷４７へ供給される。

【００１０】出力側コンデンサ４５の両端には、例えば
ＮＰＮトランジスタ５１、コンデンサ５２、抵抗５３、
ツェナーダイオード５４で構成された出力電圧検出回路
５０が接続されており、出力電圧ＶＯを安定化させるた
めの帰還信号を、半導体装置２６の制御端子２４へ出力
している。

【００１１】コンデンサ４２は、半導体装置２６の制御
回路の電源端子２３とスイッチング素子１の出力端子２
２との間に、電源端子２３の電圧を安定化させるために
接続されている。

【００１２】このように構成されたスイッチング電源装
置の動作を以下に説明する。入力端子４０に直流電圧Ｖ
ＩＮが印加され、直流電圧ＶＩＮが一定値以上になる
と、半導体装置２６内のレギュレータ２を介してコンデ
ンサ４２に充電電流が流れ、電源端子２３の電圧が起動
／停止回路３で設定された起動電圧に達すると、半導体
装置２６の内部回路が起動し、スイッチング素子１のス
イッチング制御が開始される。動作中の内部回路電流
は、スイッチング素子１のオフ期間に供給され、電源端
子電圧が一定になるように制御されている。

【００１３】半導体装置２６が起動すると、発振器４で
決定される一定周波数のクロック信号６によって、スイ
ッチング素子１は一定周波数でスイッチング動作する。
スイッチング素子１がオン状態になると、このスイッチ
ング素子１を介して入力端子４０からコイル４３に電流
が流れ込み、出力電圧ＶＯが上昇する。次にスイッチン
グ素子１がオフ状態に変化すると、入力端子４０から電
流供給が停止し、コイル４３に逆起電力が発生するの
で、ダイオード４４を経由してコイル４３に電流が流れ
込み、出力電圧ＶＯが上昇する。このスイッチング動作
が繰り返されて、出力電圧ＶＯが上昇していくが、出力
電圧検出回路５０で設定された電圧（ツェナーダイオー
ド５４で設定された電圧）以上になると、抵抗５３に電
流が流れ、ＮＰＮトランジスタ５１のベース電位Ｖｂが
上昇し、ＮＰＮトランジスタ５１がオンし、これにより
ＮＰＮトランジスタ５１に電流が流れるようになる。そ
して、ＮＰＮトランジスタ５１に流れる電流、すなわち
半導体装置２６の制御端子２４から流出する電流（Ｎ型
ＭＯＳＦＥＴ１２のソース端子から流出する電流）が、
定電流源１３の第１の定電流値を越えると、スイッチン
グ素子１のスイッチング動作が停止する。

【００１４】スイッチング素子１のスイッチング動作が
停止すると、コイル４３を経由した入力側から出力側へ
の電力供給が停止するため、出力電圧ＶＯは徐々に低下
し、これに伴い、抵抗５３への電流が減少し、ＮＰＮト
ランジスタ５１のベース電位Ｖｂが低下し、ＮＰＮトラ
ンジスタ５１の電流が徐々に低下する。そして、制御端
子２４からの電流流出が定電流源１３の第２の定電流値
以下になると、スイッチング素子１のスイッチング動作
が再開される。そして、出力電圧ＶＯは再び上昇する。
このようにして、この従来のスイッチング電源装置では
出力電圧ＶＯの安定化を図っている。

【００１５】また、スイッチング動作中の出力電圧上昇
速度およびスイッチング動作停止中の出力電圧低下速度
は、負荷４７への供給電流に依存する。すなわち、負荷
４７への供給電流の小さい軽負荷時には、出力電圧ＶＯ
の上昇が速く、低下が遅くなり、スイッチング素子１の
スイッチング動作期間が短くなる。逆に重負荷時には、
スイッチング素子１のスイッチング動作期間が長くな
る。従って、負荷が軽くなるほどスイッチング素子１の
スイッチング回数が減少するため、スイッチング素子１
に流れる電流（スイッチング素子電流）が減少し、軽負
荷時のスイッチング素子によるロスが削減でき、軽負荷
時の高効率化が達成できる。

【００１６】つまり図７のタイムチャートに示すよう
に、制御端子２４から流出する制御端子電流が定電流源
１３で設定された第１の定電流値を越えると、スイッチ
ング素子１はオフ状態になり、第２の定電流値以下にな
ると、スイッチング素子１のスイッチング動作が再開さ
れるが、負荷４７への電流供給が小さい軽負荷時（ａ）
には、出力電圧ＶＯの上昇が速く、低下が遅くなるので
スイッチング素子１に電流の流れる期間が短くなる。ま
た、重負荷時（ｂ）には、出力電圧ＶＯの上昇が遅く、
低下が速くなるのでスイッチング素子１に電流の流れる
期間が長くなる。

【００１７】このように、スイッチング素子１の制御回
路は、負荷４７に供給される電流に応じてスイッチング
素子１のスイッチング回数を変化させる制御を行う。し
かしながら、従来のスイッチング電源装置においては、
例えば、ワイヤ断線やＮＰＮトランジスタ５１の破壊等
の異常により、制御端子２４とＮＰＮトランジスタ５１
がオープン状態になった場合、出力電圧制御回路５０に
よる帰還信号が切断され、制御端子２４からの電流の流
出がなくなるので、スイッチング素子の制御ができなく
なり、スイッチング素子は最大デューティーサイクルで
スイッチングし続けることになる。そして、このように
スイッチング素子が最大デューティーサイクルでスイッ
チングし続けると、二次側の出力電圧ＶＯが上昇し続
け、二次側構成部品や負荷の破壊、あるいは、スイッチ
ング電源装置そのものの破壊を招くことになる。

【００１８】このときスイッチング素子は発熱するの
で、瞬時に過熱保護回路が機能してスイッチング動作を
停止できればよいが、半導体装置の温度上昇は緩やかで
あるため、過熱保護回路が機能する前に、上述した二次
側構成部品や負荷、あるいは、スイッチング電源装置そ
のものの破壊が招来されるという問題があった。

【００１９】

【発明が解決しようとする課題】本発明は、上記問題を
解決するものであり、スイッチング素子のスイッチング
制御用の帰還信号を制御端子に与える外部接続部品の破
壊などの異常により、制御端子と外部接続部品とがオー
プン状態になり、制御端子への帰還信号が切断され、制
御端子から電流が流出しなくなった場合に、ソース端子
が制御端子に接続され、制御端子からの電流の流出に応
じて、つまりソース端子からの電流の流出に応じてスイ
ッチング素子の発振の停止と再開を制御する信号を出力
するためのＮ型ＭＯＳＦＥＴのソース端子から流出する
電流を制御することにより、スイッチング動作を停止さ
せてこの停止状態を保持させ、スイッチング電源装置の
破壊を防止するスイッチング電源制御用半導体装置を提
供することを目的とする。

【００２０】

【課題を解決するための手段】本発明の請求項１記載の
スイッチング電源制御用半導体装置は、スイッチング電
源用のスイッチング素子と、前記スイッチング素子のス
イッチング動作を制御する制御回路とを備え、前記制御
回路の制御端子から流出する電流に応じて前記スイッチ
ング素子のスイッチング動作を制御するスイッチング電
源制御用半導体装置であって、前記制御回路が、ゲート
端子を所定のバイアス電圧に固定しソース端子を前記制
御端子に接続したスイッチング制御用Ｎ型ＭＯＳＦＥＴ
と、下流側端子を前記スイッチング制御用Ｎ型ＭＯＳＦ
ＥＴのドレイン端子に接続し前記スイッチング制御用Ｎ
型ＭＯＳＦＥＴに所定の電流を与える定電流源とから成
り、前記スイッチング制御用Ｎ型ＭＯＳＦＥＴのドレイ
ン端子と前記定電流源の下流側端子間に前記スイッチン
グ素子の発振を停止させる信号を出力するための出力端
子を有し、前記スイッチング制御用Ｎ型ＭＯＳＦＥＴの
ソース端子から流出する電流が前記定電流源の所定の電
流値を越えると、前記スイッチング素子の発振を停止さ
せる信号を出力する停止制御回路と、前記スイッチング
制御用Ｎ型ＭＯＳＦＥＴのソース端子および前記制御端
子に接続され、前記制御端子の電圧が所定の電圧を越え
たとき、前記スイッチング制御用Ｎ型ＭＯＳＦＥＴのソ
ース端子から流出する電流を所定の電流値以上に上昇さ
せ、この状態を保持させるための制御端子オープン時保
護回路とを具備し、前記制御端子からの電流流出がなく
なり、前記制御端子の電圧が所定の電圧を越えると、前
記制御端子オープン時保護回路により前記スイッチング
制御用Ｎ型ＭＯＳＦＥＴのソース端子から流出する電流
を所定の電流値以上に上昇させてこの状態を保持し、前
記停止制御回路から前記スイッチング素子の発振を停止
させる信号を出力させてこの状態を保持することを特徴
とする。

【００２１】また、本発明の請求項２記載のスイッチン
グ電源制御用半導体装置は、請求項１記載のスイッチン
グ電源制御用半導体装置であって、前記制御端子オープ
ン時保護回路が、前記制御端子に接続され前記制御端子
の電圧と所定の電圧を比較するための比較器と、前記ス
イッチング制御用Ｎ型ＭＯＳＦＥＴのソース端子にドレ
イン端子が接続された制御端子オープン時保護回路用Ｎ
型ＭＯＳＦＥＴと、前記比較器からの信号を基に前記制
御端子オープン時保護回路用Ｎ型ＭＯＳＦＥＴを制御す
るためのＲＳフリップフロップ回路とを具備し、前記制
御端子の電圧が所定の電圧を越えると、前記比較器から
の信号を基に、前記ＲＳフリップフロップ回路が、前記
スイッチング制御用Ｎ型ＭＯＳＦＥＴのソース端子から
流出する電流が所定の電流値以上となるように前記制御
端子オープン時保護回路用Ｎ型ＭＯＳＦＥＴを制御する
ことを特徴とする。

【００２２】以上のように、本発明におけるスイッチン
グ電源制御用半導体装置は、スイッチング素子のスイッ
チング制御用の帰還信号を制御端子に与える外部接続部
品の破壊などの異常により、制御端子と外部接続部品と
がオープン状態になり、制御端子への帰還信号が切断さ
れ、制御端子からの電流の流出がなくなった場合に、ス
イッチング動作を停止させてこの停止状態を保持させ、
スイッチング電源装置の破壊を防止することができる。

【００２３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。図１は、本実施の形態にお
けるスイッチング電源制御用半導体装置の一例を示す回
路図である。なお、図１において、図５に基づいて説明
した部材に対応する部材には同一の番号を付して、説明
を省略する。

【００２４】図１に示す該半導体装置２５の停止制御回
路は、ソース端子を制御端子２４に接続したＮ型ＭＯＳ
ＦＥＴ（スイッチング制御用Ｎ型ＭＯＳＦＥＴ）１２
と、下流側端子をＮ型ＭＯＳＦＥＴ１２のドレイン端子
に接続しＮ型ＭＯＳＦＥＴ１２に所定の電流（第１の電
流値）を与える定電流源１３とから構成され、Ｎ型ＭＯ
ＳＦＥＴ１２のドレイン端子と定電流源１３の下流側端
子間に前記スイッチング素子の発振を停止させる信号を
出力するための出力端子を有し、Ｎ型ＭＯＳＦＥＴ１２
のソース端子から流出する電流が定電流源１３の所定の
電流値（第１の電流値）を越えると、この出力端子から
前記スイッチング素子の発振を停止させる信号をＡＮＤ
回路１１へ出力する。

【００２５】また、該半導体装置２５には制御端子オー
プン時保護回路８が設けられており、半導体装置２５の
制御端子２４およびＮ型ＭＯＳＦＥＴ１２のソース端子
へ接続されている。制御端子オープン時保護回路８は、
半導体装置の制御端子２４と、スイッチング素子１を制
御するための帰還信号を制御端子２４へ与える外部接続
部品（例えば、ＮＰＮトランジスタ）とがオープン状態
になり、帰還信号が切断され、スイッチング素子１の制
御が不可能になった場合に、Ｎ型ＭＯＳＦＥＴ１２のソ
ース端子から流出する電流を、定電流源１３で設定され
た第１の定電流値（所定の電流値）以上とし、クロック
信号６を無効にすることができる。つまり、スイッチン
グ素子１へのスイッチング制御信号を停止させるため、
スイッチング素子１はオフ状態になる。また、制御端子
オープン時保護回路８は、内部にラッチ機能を有してお
り、一度動作するとスイッチング素子１のスイッチング
動作の停止状態が保持されるため、ラッチモードでの停
止となる。なお、ラッチモードの解除は、半導体装置２
５の電源端子電圧が設定値以下の電圧まで低下し、内部
回路の動作が停止した時に、制御端子オープン時保護回
路８内のラッチ機能リセット端子に信号が出力されるこ
とによって行われる。つまり、制御端子オープン時保護
回路８は、制御端子２４と外部部品がオープン状態の時
にラッチモードでスイッチング素子１を停止させるもの
である。

【００２６】図２は、制御端子オープン時保護回路８の
一例を示した回路図である。図２において、制御端子オ
ープン時保護回路８は、制御端子電圧検出用比較器８
１、ＮＡＮＤ回路８２、ＲＳフリップフロップ回路８
３、Ｎ型ＭＯＳＦＥＴ（制御端子オープン時保護回路用
Ｎ型ＭＯＳＦＥＴ）８４で構成されている。制御端子電
圧検出用比較器８１のマイナス入力端子には定電圧源が
接続されており、プラス入力端子は制御端子２４に接続
されている。ＮＡＮＤ回路８２には制御端子電圧検出用
比較器８１の出力信号と制御回路動作信号Ｖｐが入力さ
れており、ＮＡＮＤ回路８２からの出力信号はＲＳフリ
ップフロップ回路８３のセット端子に与えられている。
またＲＳフリップフロップ回路８３のリセット端子には
制御回路動作信号Ｖｐが入力されており、出力端子はＮ
型ＭＯＳＦＥＴ８４のゲート端子に接続されている。Ｎ
型ＭＯＳＦＥＴ８４のドレイン端子は制御端子２４に接
続されており、ソース端子は制御回路の基準電位と同電
位のスイッチング素子１の出力端子２２に接続されてい
る。制御回路動作信号Ｖｐは、内部回路動作時にハイレ
ベル信号となり、内部回路が停止するとローレベル信号
となる信号である。

【００２７】このように構成された制御端子オープン時
保護回路８の動作について、以下に説明する。通常時の
半導体装置２５の制御端子電圧は１．５Ｖ程度であり、
さらに、制御端子２４に外部接続されているスイッチン
グ素子１を制御するための帰還信号を制御端子２４へ与
える外部接続部品（例えば、ＮＰＮトランジスタ）によ
り制御端子２４から外部へ電流が引っ張られるようにな
っている。

【００２８】ここで、半導体装置２５の制御端子２４へ
帰還信号を伝達するため制御端子２４と外部接続されて
いるＮＰＮトランジスタの破壊、あるいはワイヤの断線
といった異常時、つまり、制御端子２４と外部接続部品
がオープン状態になった場合、制御端子２４から流出す
る電流が遮断される。その結果、Ｎ型ＭＯＳＦＥＴ１２
のソース端子である制御端子２４の電位が持ち上がり、
制御端子電圧検出用比較器８１のマイナス入力端子に与
えられている定電圧値Ｖ１（所定の電圧）より高くなる
と、制御端子電圧検出用比較器８１からハイレベル信号
が出力される。定電圧値Ｖ１は通常動作時の制御端子電
圧よりもある一定値分だけ高い電圧値に設定してある。

【００２９】制御回路動作信号Ｖｐは、スイッチング素
子１が発振を続けているのでハイレベル信号となってお
り、そのためＮＡＮＤ回路８２からはローレベル信号が
出力される。ＲＳフリップフロップ回路のセット端子に
はローレベル信号が与えられ、リセット端子にはハイレ
ベル信号が与えられているので、ＲＳフリップフロップ
回路８３の機能により、ラッチモードでＮ型ＭＯＳＦＥ
Ｔ８４のゲート端子にハイレベル信号が出力され続け、
Ｎ型ＭＯＳＦＥＴ８４はオン状態を保つ。Ｎ型ＭＯＳＦ
ＥＴ８４を流れる電流、すなわちＮ型ＭＯＳＦＥＴ１２
のソース端子から流出する電流が定電流源１３で設定さ
れた第１の定電流値を越えると、ＡＮＤ回路１２へ信号
が出力され、クロック信号６が無効となる。つまり、ス
イッチング素子１へのスイッチング制御信号を停止させ
るため、スイッチング素子１はオフ状態になる。また、
ラッチモードの解除は、半導体装置２５の電源端子電圧
が設定値以下の電圧まで低下したときに、制御端子オー
プン時保護回路８内のＲＦフリップフロップ回路８３の
リセット端子にローレベル信号が出力されることによっ
て行われる。つまり、該半導体装置２５では、制御端子
２４が外部接続部品とオープン状態になった場合に、ス
イッチング素子１のスイッチング動作を停止させ、この
停止状態を保つラッチモードでの停止とすることができ
る。

【００３０】図３は、制御端子２４と外部接続部品（Ｎ
ＰＮトランジスタなど）がオープン状態になってからス
イッチング素子１のスイッチング動作がラッチモードで
停止するまでのタイムチャートを示したものである。図
３に示すように、制御端子２４と外部接続部品がオープ
ン状態になり、制御端子２４から流出する電流が遮断さ
れると、Ｎ型ＭＯＳＦＥＴ１２のソース端子である制御
端子２４の電位が持ち上がる。つまり制御端子電圧が徐
々に上昇していく。このとき、スイッチング素子１の制
御ができない状態にあるので、スイッチング素子１は発
振し続け、出力電圧ＶＯは上昇していく。そして、制御
端子電圧が比較器８１のマイナス入力端子に与えられて
いる定電圧値Ｖ１より高くなると、制御端子電圧検出用
比較器８１からハイレベル信号が出力され、上述したよ
うに、ラッチモードでスイッチング素子１のスイッチン
グ動作が停止する。スイッチング動作が停止すると出力
電圧ＶＯは低下していく。

【００３１】図４は、本実施の形態のスイッチング電源
制御用半導体装置を用いて構成したスイッチング電源装
置の一例を示す回路図である。なお、図６に基づいて説
明した部材に対応する部材には同一の番号を付して、説
明を省略する。

【００３２】図４に示すスイッチング電源装置の動作に
ついて以下に説明する。スイッチング電源装置に何らか
の問題が発生して、出力側からの帰還信号を伝達するＮ
ＰＮトランジスタ５１が破壊され、あるいはワイヤが切
断され、制御端子２４と外部接続部品がオープン状態と
なり、制御端子２４と帰還信号が切断された場合、スイ
ッチング素子１のスイッチング動作が制御不能になり、
スイッチング素子１は最大デューティーサイクルで発振
し続ける。そして、それに伴い、出力電圧ＶＯは上昇し
続ける。このとき、制御端子２４の電位が上昇して、制
御端子電圧検出用比較器８１のマイナス入力端子に入力
される定電圧値Ｖ１よりも高くなると、上述したよう
に、スイッチング素子１のスイッチング動作はラッチモ
ードで停止する。また、ラッチモード停止中のレギュレ
ータ２が供給する電流は、半導体装置２５の電源端子電
圧を一定に保持するための電流のみであり、非常に小さ
いため、ラッチモード停止中の半導体装置２５の発熱は
ほとんど無視できる。

【００３３】なお、図４では出力電圧検出回路をツェナ
ーダイオードと抵抗で構成しているが、そのかわりに抵
抗を複数個用いた電圧の抵抗分割を利用した構成として
もよい。

【００３４】

【発明の効果】以上のように、本発明によれば、制御端
子からの電流流出がなくなっても、スイッチング素子の
スイッチング動作を停止させ、その状態を保持させるこ
とができ、スイッチング制御不能による出力電圧上昇に
伴う二次側構成部品や負荷の破壊、あるいはスイッチン
グ電源装置そのものの破壊を防止できる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるスイッチング電源
制御用半導体装置の一例を示す回路図

【図２】本発明の実施の形態における制御端子オープン
時保護回路の一例を示す回路図

【図３】本発明の実施の形態における制御端子と外部接
続部品がオープン状態になってからスイッチング素子の
スイッチング動作がラッチモードで停止するまでのタイ
ムチャートを示す図

【図４】本発明の実施の形態におけるスイッチング電源
制御用半導体装置を用いて構成したスイッチング電源装
置の一例を示す回路図

【図５】従来のスイッチング電源制御用半導体装置の一
例を示す回路図

【図６】従来のスイッチング電源制御用半導体装置を用
いて構成したスイッチング電源装置の一例を示す回路図

【図７】従来のスイッチング電源制御用半導体装置を用
いて構成したスイッチング電源装置の動作を説明するた
めのタイムチャートを示す図

【符号の説明】

１ スイッチング素子 ２ レギュレータ ３ 起動／停止回路 ４ 発振器 ５ 最大デューティーサイクル信号 ６ クロック信号 ７ 過熱保護回路 ８ 制御端子オープン時保護回路 ９、１５ ＲＳフリップフロップ回路 １０ 再起動トリガ信号発振回路 １１、１９ ＡＮＤ回路 １２ Ｎ型ＭＯＳＦＥＴ（スイッチング制御用Ｎ型ＭＯ
ＳＦＥＴ） １３ 定電流源 １４ ＯＲ回路 １６ ＮＡＮＤ回路 １７ ドレイン電流検出用比較器 １８ オン時ブランキングパルス回路 ２０ ドライブ回路 ２１ スイッチング素子１の入力端子 ２２ スイッチング素子１の出力端子（グランド端子） ２３ 半導体装置の電源端子 ２４ 半導体装置の制御端子 ２５、２６ 半導体装置 ４０ 入力端子 ４１ 入力側コンデンサ ４２ コンデンサ ４３ コイル ４４ ダイオード ４５ 出力側コンデンサ ４６ 出力端子 ４７ 負荷 ５０ 出力電圧検出回路 ５１ ＮＰＮトランジスタ ５２ コンデンサ ５３ 抵抗 ５４ ツェナーダイオード ８１ 制御端子電圧検出用比較器 ８２ ＮＡＮＤ回路 ８３ ＲＳフリップフロップ回路 ８４ Ｎ型ＭＯＳＦＥＴ（制御端子オープン時保護回路
用Ｎ型ＭＯＳＦＥＴ）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H730 AA20 AS05 BB13 BB57 DD04 DD26 FD09 FG05 FG25 XX03 XX12 XX13 XX14 XX23 XX33 XX44

Claims (2)

【特許請求の範囲】
1. 【請求項１】スイッチング電源用のスイッチング素子
   と、前記スイッチング素子のスイッチング動作を制御す
   る制御回路とを備え、前記制御回路の制御端子から流出
   する電流に応じて前記スイッチング素子のスイッチング
   動作を制御するスイッチング電源制御用半導体装置であ
   って、前記制御回路が、 ゲート端子を所定のバイアス電圧に固定しソース端子を
   前記制御端子に接続したスイッチング制御用Ｎ型ＭＯＳ
   ＦＥＴと、下流側端子を前記スイッチング制御用Ｎ型Ｍ
   ＯＳＦＥＴのドレイン端子に接続し前記スイッチング制
   御用Ｎ型ＭＯＳＦＥＴに所定の電流を与える定電流源と
   から成り、前記スイッチング制御用Ｎ型ＭＯＳＦＥＴの
   ドレイン端子と前記定電流源の下流側端子間に前記スイ
   ッチング素子の発振を停止させる信号を出力するための
   出力端子を有し、前記スイッチング制御用Ｎ型ＭＯＳＦ
   ＥＴのソース端子から流出する電流が前記定電流源の所
   定の電流値を越えると、前記スイッチング素子の発振を
   停止させる信号を出力する停止制御回路と、 前記スイッチング制御用Ｎ型ＭＯＳＦＥＴのソース端子
   および前記制御端子に接続され、前記制御端子の電圧が
   所定の電圧を越えたとき、前記スイッチング制御用Ｎ型
   ＭＯＳＦＥＴのソース端子から流出する電流を所定の電
   流値以上に上昇させ、この状態を保持させるための制御
   端子オープン時保護回路とを具備し、前記制御端子から
   の電流流出がなくなり、前記制御端子の電圧が所定の電
   圧を越えると、前記制御端子オープン時保護回路により
   前記スイッチング制御用Ｎ型ＭＯＳＦＥＴのソース端子
   から流出する電流を所定の電流値以上に上昇させてこの
   状態を保持し、前記停止制御回路から前記スイッチング
   素子の発振を停止させる信号を出力させてこの状態を保
   持することを特徴とするスイッチング電源制御用半導体
   装置。
2. 【請求項２】前記制御端子オープン時保護回路が、 前記制御端子に接続され前記制御端子の電圧と所定の電
   圧を比較するための比較器と、 前記スイッチング制御用Ｎ型ＭＯＳＦＥＴのソース端子
   にドレイン端子が接続された制御端子オープン時保護回
   路用Ｎ型ＭＯＳＦＥＴと、 前記比較器からの信号を基に前記制御端子オープン時保
   護回路用Ｎ型ＭＯＳＦＥＴを制御するためのＲＳフリッ
   プフロップ回路とを具備し、前記制御端子の電圧が所定
   の電圧を越えると、前記比較器からの信号を基に、前記
   ＲＳフリップフロップ回路が、前記スイッチング制御用
   Ｎ型ＭＯＳＦＥＴのソース端子から流出する電流が所定
   の電流値以上となるように前記制御端子オープン時保護
   回路用Ｎ型ＭＯＳＦＥＴを制御することを特徴とする請
   求項１記載のスイッチング電源制御用半導体装置。