JP3447068B2 - 半導体集積回路の内部電圧発生装置 - Google Patents
半導体集積回路の内部電圧発生装置Info
- Publication number
- JP3447068B2 JP3447068B2 JP13865992A JP13865992A JP3447068B2 JP 3447068 B2 JP3447068 B2 JP 3447068B2 JP 13865992 A JP13865992 A JP 13865992A JP 13865992 A JP13865992 A JP 13865992A JP 3447068 B2 JP3447068 B2 JP 3447068B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- internal
- circuit
- internal voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
- Semiconductor Memories (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体メモリ等で採
用され、外部電源電圧を降圧して内部電源を作成し、こ
の内部電源をもとに必要な内部電圧を発生する半導体集
積回路の内部電圧発生装置に関するものである。
用され、外部電源電圧を降圧して内部電源を作成し、こ
の内部電源をもとに必要な内部電圧を発生する半導体集
積回路の内部電圧発生装置に関するものである。
【０００２】
【従来の技術】図２０は従来の内部電圧発生装置の構成
を示すブロック図である。図において、１は外部電源２
（電圧Ｅｘｔ．ＶCC）を降圧して内部電源３（電圧Ｉｎ
ｔ．ＶCC）を作成する内部電源作成回路、４は内部電源
３を入力して所定値の内部電圧５（電圧ＶPP）を発生す
る内部電圧発生回路（ＶPP発生回路）である。図２１は
図２０中のＥｘｔ．ＶCC、Ｉｎｔ．ＶCC、ＶPP各々の電
圧の動きを示したものである。
を示すブロック図である。図において、１は外部電源２
（電圧Ｅｘｔ．ＶCC）を降圧して内部電源３（電圧Ｉｎ
ｔ．ＶCC）を作成する内部電源作成回路、４は内部電源
３を入力して所定値の内部電圧５（電圧ＶPP）を発生す
る内部電圧発生回路（ＶPP発生回路）である。図２１は
図２０中のＥｘｔ．ＶCC、Ｉｎｔ．ＶCC、ＶPP各々の電
圧の動きを示したものである。
【０００３】図２２は同じく従来の内部電圧発生装置の
構成を示すブロック図で、ここでは、内部電圧発生回路
４は内部電源作成回路１からの内部電源３を入力して所
定の負の内部電圧５（電圧ＶBB）を発生する。図２３は
図２２中のＥｘｔ．ＶCC、Ｉｎｔ．ＶCC、ＶBB各々の電
圧の動きを示したものである。
構成を示すブロック図で、ここでは、内部電圧発生回路
４は内部電源作成回路１からの内部電源３を入力して所
定の負の内部電圧５（電圧ＶBB）を発生する。図２３は
図２２中のＥｘｔ．ＶCC、Ｉｎｔ．ＶCC、ＶBB各々の電
圧の動きを示したものである。
【０００４】図２４は、図２０中のＶPP発生回路４のＶ
PP発生部分の回路である。図において、４０、４３はキ
ャパシタ、４１、４２はＮｃｈＴｒである。図２５は、
図２４中のＣＬＫ、ＶPPのタイミング図である。図２６
は、図２２中のＶBB発生回路４のＶBB発生部分の回路で
ある。図において、４４、４７はキャパシタ、４５、４
６はＮｃｈＴｒである。図２７は、図２６中のＣＬＫ、
ＶBBのタイミング図である。
PP発生部分の回路である。図において、４０、４３はキ
ャパシタ、４１、４２はＮｃｈＴｒである。図２５は、
図２４中のＣＬＫ、ＶPPのタイミング図である。図２６
は、図２２中のＶBB発生回路４のＶBB発生部分の回路で
ある。図において、４４、４７はキャパシタ、４５、４
６はＮｃｈＴｒである。図２７は、図２６中のＣＬＫ、
ＶBBのタイミング図である。
【０００５】次に動作について説明する。図２４に示し
た様に電圧ＶPPを発生する場合、ＶPP発生回路４は内部
電源電圧Ｉｎｔ．ＶCCを電源としている。また図２１か
ら、外部電源電圧Ｅｘｔ．ＶCCに少しの変動が発生して
も内部電源電圧Ｉｎｔ．ＶCCには影響を与えることは生
じない。従って、電圧ＶPPは外部電源電圧Ｅｘｔ．ＶCC
に変動が生じても、内部電源電圧Ｉｎｔ．ＶCCが安定し
ているかぎり、外部電源電圧Ｅｘｔ．ＶCCの影響を直接
に受けることはない。
た様に電圧ＶPPを発生する場合、ＶPP発生回路４は内部
電源電圧Ｉｎｔ．ＶCCを電源としている。また図２１か
ら、外部電源電圧Ｅｘｔ．ＶCCに少しの変動が発生して
も内部電源電圧Ｉｎｔ．ＶCCには影響を与えることは生
じない。従って、電圧ＶPPは外部電源電圧Ｅｘｔ．ＶCC
に変動が生じても、内部電源電圧Ｉｎｔ．ＶCCが安定し
ているかぎり、外部電源電圧Ｅｘｔ．ＶCCの影響を直接
に受けることはない。
【０００６】図２４のＶPP発生回路の動作について更に
詳細に説明を行う。図２４中の信号ＣＬＫは図２５に示
す様にＨｉｇｈがＩｎｔ．ＶCCで、Ｌｏｗが０［ｖ］の
パルス波である。この信号ＣＬＫは、キャパシタ４０の
一方の極に伝わる。信号ＣＬＫがＬｏｗからＨｉｇｈに
変化するとキャパシタ４０の他方の極もＬｏｗからＨｉ
ｇｈに変化する。この時、ＮｃｈＴｒ４２はＯＮにな
り、ＮｃｈＴｒ４１はＯＦＦになる。従って、キャパシ
タ４０の他方の極のＨｉｇｈ信号（この信号は過渡的に
２Ｉｎｔ．ＶCC−ＶTHまで上昇する）は、ＮｃｈＴｒ４
２を通って電圧ＶPPに伝播する。次に信号ＣＬＫがＨｉ
ｇｈからＬｏｗに変化すると信号ＣＬＫはキャパシタ４
０の一方の極に伝わる。これによりキャパシタ４０の他
方の極もＨｉｇｈからＬｏｗに変化する。この時、Ｎｃ
ｈＴｒ４２はＯＦＦになり、ＮｃｈＴｒ４１はＯＮにな
る。従って、キャパシタ４０の他方の極はＮｃｈＴｒ４
１がＯＮであるために（Ｉｎｔ．ＶCC−ＶTH）の電圧が
供給される。以上のことを繰り返すと、信号ＣＬＫがＬ
ｏｗからＨｉｇｈに変化した後に、電圧ＶPPはキャパシ
タ４０の電荷をキャパシタ４３に移し変えた電荷分だけ
電圧が上昇し、信号ＣＬＫがＨｉｇｈからＬｏｗに変化
した後は、内部電源電圧Ｉｎｔ．ＶCCからキャパシタ４
０に電荷が蓄えられる。
詳細に説明を行う。図２４中の信号ＣＬＫは図２５に示
す様にＨｉｇｈがＩｎｔ．ＶCCで、Ｌｏｗが０［ｖ］の
パルス波である。この信号ＣＬＫは、キャパシタ４０の
一方の極に伝わる。信号ＣＬＫがＬｏｗからＨｉｇｈに
変化するとキャパシタ４０の他方の極もＬｏｗからＨｉ
ｇｈに変化する。この時、ＮｃｈＴｒ４２はＯＮにな
り、ＮｃｈＴｒ４１はＯＦＦになる。従って、キャパシ
タ４０の他方の極のＨｉｇｈ信号（この信号は過渡的に
２Ｉｎｔ．ＶCC−ＶTHまで上昇する）は、ＮｃｈＴｒ４
２を通って電圧ＶPPに伝播する。次に信号ＣＬＫがＨｉ
ｇｈからＬｏｗに変化すると信号ＣＬＫはキャパシタ４
０の一方の極に伝わる。これによりキャパシタ４０の他
方の極もＨｉｇｈからＬｏｗに変化する。この時、Ｎｃ
ｈＴｒ４２はＯＦＦになり、ＮｃｈＴｒ４１はＯＮにな
る。従って、キャパシタ４０の他方の極はＮｃｈＴｒ４
１がＯＮであるために（Ｉｎｔ．ＶCC−ＶTH）の電圧が
供給される。以上のことを繰り返すと、信号ＣＬＫがＬ
ｏｗからＨｉｇｈに変化した後に、電圧ＶPPはキャパシ
タ４０の電荷をキャパシタ４３に移し変えた電荷分だけ
電圧が上昇し、信号ＣＬＫがＨｉｇｈからＬｏｗに変化
した後は、内部電源電圧Ｉｎｔ．ＶCCからキャパシタ４
０に電荷が蓄えられる。
【０００７】図２２において、図２０と同様にして外部
電源電圧Ｅｘｔ．ＶCCの影響を受けることなく電圧ＶBB
を発生することができる。図２６中の信号ＣＬＫは図２
７に示す様にＨｉｇｈがＩｎｔ．ＶCCで、Ｌｏｗが０
［ｖ］のパルス波である。この信号ＣＬＫはキャパシタ
４４の一方の極に伝わる。信号ＣＬＫがＨｉｇｈからＬ
ｏｗに変化するとキャパシタ４４の他方の極もＨｉｇｈ
からＬｏｗに変化する。この時、ＮｃｈＴｒ４６はＯＮ
になり、ＮｃｈＴｒ４５はＯＦＦになる。従って、キャ
パシタ４４の他方の極のＬｏｗ信号（−Ｉｎｔ．ＶCC＋
ＶTH）は、ＮｃｈＴｒ４６を通って電圧ＶBBに伝播す
る。次に信号ＣＬＫがＬｏｗからＨｉｇｈに変化すると
信号ＣＬＫはキャパシタ４４の一方の極に伝わる。これ
によりキャパシタ４４の他方の極もＬｏｗからＨｉｇｈ
に変化する。このときＮｃｈＴｒ４６はＯＦＦになり、
ＮｃｈＴｒ４５はＯＮになる。キャパシタ４４の他方の
極は、ＮｃｈＴｒ４５がＯＮであるためにＶThの電圧に
なる。以上のことを繰り返すことにより、信号ＣＬＫが
ＨｉｇｈからＬｏｗに変化した後に、電圧ＶBBはキャパ
シタ４４の負電荷をキャパシタ４７に移し変えた電荷分
だけ電圧が下降し、信号ＣＬＫがＬｏｗからＨｉｇｈに
変化した後は、キャパシタ４４に蓄えた電荷をグランド
に放つ。
電源電圧Ｅｘｔ．ＶCCの影響を受けることなく電圧ＶBB
を発生することができる。図２６中の信号ＣＬＫは図２
７に示す様にＨｉｇｈがＩｎｔ．ＶCCで、Ｌｏｗが０
［ｖ］のパルス波である。この信号ＣＬＫはキャパシタ
４４の一方の極に伝わる。信号ＣＬＫがＨｉｇｈからＬ
ｏｗに変化するとキャパシタ４４の他方の極もＨｉｇｈ
からＬｏｗに変化する。この時、ＮｃｈＴｒ４６はＯＮ
になり、ＮｃｈＴｒ４５はＯＦＦになる。従って、キャ
パシタ４４の他方の極のＬｏｗ信号（−Ｉｎｔ．ＶCC＋
ＶTH）は、ＮｃｈＴｒ４６を通って電圧ＶBBに伝播す
る。次に信号ＣＬＫがＬｏｗからＨｉｇｈに変化すると
信号ＣＬＫはキャパシタ４４の一方の極に伝わる。これ
によりキャパシタ４４の他方の極もＬｏｗからＨｉｇｈ
に変化する。このときＮｃｈＴｒ４６はＯＦＦになり、
ＮｃｈＴｒ４５はＯＮになる。キャパシタ４４の他方の
極は、ＮｃｈＴｒ４５がＯＮであるためにＶThの電圧に
なる。以上のことを繰り返すことにより、信号ＣＬＫが
ＨｉｇｈからＬｏｗに変化した後に、電圧ＶBBはキャパ
シタ４４の負電荷をキャパシタ４７に移し変えた電荷分
だけ電圧が下降し、信号ＣＬＫがＬｏｗからＨｉｇｈに
変化した後は、キャパシタ４４に蓄えた電荷をグランド
に放つ。
【０００８】従って、電圧ＶPPは内部電源電圧Ｉｎｔ．
ＶCCを昇圧した正の電圧になり、電圧ＶBBは、グランド
を降圧した負の電圧になる。また図２５において、信号
ＣＬＫがＬｏｗからＨｉｇｈに立上がる時、電圧ＶPPの
レベルが上昇する割合は、図２４中のキャパシタ４０と
キャパシタ４３との容量の比によって決まる。同様に図
２７において、信号ＣＬＫがＨｉｇｈからＬｏｗに立下
がる時、電圧ＶBBのレベルが下降する割合は、図２６中
のキャパシタ４４とキャパシタ４７との容量の比によっ
て決まる。
ＶCCを昇圧した正の電圧になり、電圧ＶBBは、グランド
を降圧した負の電圧になる。また図２５において、信号
ＣＬＫがＬｏｗからＨｉｇｈに立上がる時、電圧ＶPPの
レベルが上昇する割合は、図２４中のキャパシタ４０と
キャパシタ４３との容量の比によって決まる。同様に図
２７において、信号ＣＬＫがＨｉｇｈからＬｏｗに立下
がる時、電圧ＶBBのレベルが下降する割合は、図２６中
のキャパシタ４４とキャパシタ４７との容量の比によっ
て決まる。
【０００９】
【発明が解決しようとする課題】従来の半導体集積回路
の内部電圧発生装置は以上のように構成されているの
で、図２１、図２３から判るように、電源投入時点から
内部電圧ＶPP、ＶBBが所定のレベルに到達し安定するま
でにかなりの時間がかかり、立上り特性が劣るという問
題点があった。また、外部電源電圧Ｅｘｔ．ＶCCがかな
り変動した場合は内部電圧の変動も避けられず、この影
響を無視し得ないという問題点もあった。
の内部電圧発生装置は以上のように構成されているの
で、図２１、図２３から判るように、電源投入時点から
内部電圧ＶPP、ＶBBが所定のレベルに到達し安定するま
でにかなりの時間がかかり、立上り特性が劣るという問
題点があった。また、外部電源電圧Ｅｘｔ．ＶCCがかな
り変動した場合は内部電圧の変動も避けられず、この影
響を無視し得ないという問題点もあった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、電源投入後の内部電圧の立上り
時間を短縮し、また、外部電源電圧の変動による発生内
部電圧への影響を抑制することを目的とする。
ためになされたもので、電源投入後の内部電圧の立上り
時間を短縮し、また、外部電源電圧の変動による発生内
部電圧への影響を抑制することを目的とする。
【００１１】
【課題を解決するための手段】この発明の請求項１に係
る半導体集積回路の内部電圧発生装置は、外部電源を入
力しこの外部電源電圧を降圧して内部電源を作成する内
部電源作成回路、この内部電源作成回路からの内部電源
を入力し所定の内部電圧を発生する内部電圧発生回路、
上記内部電源作成回路からの内部電源に替えて上記外部
電源を直接上記内部電圧発生回路に接続する電源切換回
路、および上記内部電圧発生回路から出力された内部電
圧を検出しその出力値に応じて上記電源切換回路を操作
する内部電圧検出回路を備えたものである。
る半導体集積回路の内部電圧発生装置は、外部電源を入
力しこの外部電源電圧を降圧して内部電源を作成する内
部電源作成回路、この内部電源作成回路からの内部電源
を入力し所定の内部電圧を発生する内部電圧発生回路、
上記内部電源作成回路からの内部電源に替えて上記外部
電源を直接上記内部電圧発生回路に接続する電源切換回
路、および上記内部電圧発生回路から出力された内部電
圧を検出しその出力値に応じて上記電源切換回路を操作
する内部電圧検出回路を備えたものである。
【００１２】また、請求項２に係るものは、内部電源作
成回路からの内部電源を入力し所定の内部電圧を発生す
る第１の内部電圧発生回路、外部電源を入力し所定の内
部電圧を発生する第２の内部電圧発生回路、所定の期間
上記第２の内部電圧発生回路の出力を、その後は上記第
１の内部電圧発生回路の出力をそれぞれ内部電圧として
取り出すよう、上記両内部電圧発生回路の切換を行う電
圧出力切換回路、および上記第１あるいは第２の内部電
圧発生回路から出力された内部電圧を検出し、その出力
値に応じて上記電圧出力切換回路を操作する内部電圧検
出回路を備えたものである。
成回路からの内部電源を入力し所定の内部電圧を発生す
る第１の内部電圧発生回路、外部電源を入力し所定の内
部電圧を発生する第２の内部電圧発生回路、所定の期間
上記第２の内部電圧発生回路の出力を、その後は上記第
１の内部電圧発生回路の出力をそれぞれ内部電圧として
取り出すよう、上記両内部電圧発生回路の切換を行う電
圧出力切換回路、および上記第１あるいは第２の内部電
圧発生回路から出力された内部電圧を検出し、その出力
値に応じて上記電圧出力切換回路を操作する内部電圧検
出回路を備えたものである。
【００１３】また、請求項３に係るものは、内部電源作
成回路からの内部電源を入力し所定の負の内部電圧を発
生する第１の内部電圧発生回路、外部電源を入力し所定
の負の内部電圧を発生する第２の内部電圧発生回路、お
よび外部電源電圧を検出する外部電圧検出回路を備え、
上記外部電圧検出回路の検出出力が所定の設定値以下の
時は上記第１の内部電圧発生回路の出力のみを内部電圧
として取り出し、上記設定値を越えた時は上記第１の内
部電圧発生回路の出力に加えて上記第２の内部電圧発生
回路の出力をも内部電圧として取り出すようにしたもの
である。
成回路からの内部電源を入力し所定の負の内部電圧を発
生する第１の内部電圧発生回路、外部電源を入力し所定
の負の内部電圧を発生する第２の内部電圧発生回路、お
よび外部電源電圧を検出する外部電圧検出回路を備え、
上記外部電圧検出回路の検出出力が所定の設定値以下の
時は上記第１の内部電圧発生回路の出力のみを内部電圧
として取り出し、上記設定値を越えた時は上記第１の内
部電圧発生回路の出力に加えて上記第２の内部電圧発生
回路の出力をも内部電圧として取り出すようにしたもの
である。
【００１４】また、請求項４に係るものは、請求項２に
おいて、所定の期間とは、電源投入時もしくは外部電源
電圧の変動時のものである。
おいて、所定の期間とは、電源投入時もしくは外部電源
電圧の変動時のものである。
【００１５】
【作用】この発明においては、外部電源立上がり時の内
部電源電圧が低い間は、外部電源を直接内部電圧発生回
路に供給して内部電圧を出力するようにするか、または
外部電源を入力して動作する内部電圧発生回路から内部
電圧を出力するようにする。また、外部電源電圧が設定
値を越えて上昇したとき、これに伴い内部電圧が上昇す
るような場合、それぞれ外部電源および内部電源を入力
して動作する両内部電圧発生回路の出力を加えることに
より内部電圧の上昇を抑制する。
部電源電圧が低い間は、外部電源を直接内部電圧発生回
路に供給して内部電圧を出力するようにするか、または
外部電源を入力して動作する内部電圧発生回路から内部
電圧を出力するようにする。また、外部電源電圧が設定
値を越えて上昇したとき、これに伴い内部電圧が上昇す
るような場合、それぞれ外部電源および内部電源を入力
して動作する両内部電圧発生回路の出力を加えることに
より内部電圧の上昇を抑制する。
【００１６】
【実施例】実施例１．
図１はこの発明の実施例１による内部電圧発生装置の構
成を示すブロック図である。図において、従来の図２０
と同一部分には同一符号を付して説明を省略する。６は
外部電源２および内部電源作成回路１とＶPP発生回路４
との間に挿入された電源切換回路で、Ｔｒ６１〜６４か
ら構成されている。このうち、６１、６３はＰｃｈＴ
ｒ、６２、６４はＮｃｈＴｒである。外部電源電圧Ｅｘ
ｔ．ＶCCは、内部電源作成回路１とＰｃｈＴｒ６１・Ｎ
ｃｈＴｒ６２を介してＶPP発生回路４に接続する。内部
電源作成回路１の出力である内部電源電圧Ｉｎｔ．ＶCC
は、ＰｃｈＴｒ６３・ＮｃｈＴｒ６４を介してＶPP発生
回路４に接続する。ＰｃｈＴｒ６１とＮｃｈＴｒ６４と
のゲートはＰＯＲ信号に接続する。ＮｃｈＴｒ６２とＰ
ｃｈＴｒ６３とのゲートはＰＯＲ信号に接続する。図２
は、外部電源電圧Ｅｘｔ．ＶCC、ＰＯＲ、ＰＯＲ信号の
タイミング図である。図３は、ＶPP発生回路４の電源が
外部電源電圧Ｅｘｔ．ＶCC及び内部電源電圧Ｉｎｔ．Ｖ
CCのそれぞれの場合における電圧ＶPPの昇圧の変化の違
いを示すタイミング図である。
成を示すブロック図である。図において、従来の図２０
と同一部分には同一符号を付して説明を省略する。６は
外部電源２および内部電源作成回路１とＶPP発生回路４
との間に挿入された電源切換回路で、Ｔｒ６１〜６４か
ら構成されている。このうち、６１、６３はＰｃｈＴ
ｒ、６２、６４はＮｃｈＴｒである。外部電源電圧Ｅｘ
ｔ．ＶCCは、内部電源作成回路１とＰｃｈＴｒ６１・Ｎ
ｃｈＴｒ６２を介してＶPP発生回路４に接続する。内部
電源作成回路１の出力である内部電源電圧Ｉｎｔ．ＶCC
は、ＰｃｈＴｒ６３・ＮｃｈＴｒ６４を介してＶPP発生
回路４に接続する。ＰｃｈＴｒ６１とＮｃｈＴｒ６４と
のゲートはＰＯＲ信号に接続する。ＮｃｈＴｒ６２とＰ
ｃｈＴｒ６３とのゲートはＰＯＲ信号に接続する。図２
は、外部電源電圧Ｅｘｔ．ＶCC、ＰＯＲ、ＰＯＲ信号の
タイミング図である。図３は、ＶPP発生回路４の電源が
外部電源電圧Ｅｘｔ．ＶCC及び内部電源電圧Ｉｎｔ．Ｖ
CCのそれぞれの場合における電圧ＶPPの昇圧の変化の違
いを示すタイミング図である。
【００１７】図１において、ＰＯＲ、ＰＯＲ信号で操作
される電源切換回路６によりＶPP発生回路４に供給する
電源を切り換える。図２に示した様に、外部電源電圧Ｅ
ｘｔ．ＶCC、ＰＯＲ、ＰＯＲ信号を見ると、外部電源電
圧Ｅｘｔ．ＶCCが立上がるにつれてＰＯＲ信号も上昇す
る。電圧Ｅｘｔ．ＶCCの立上がりが完了すると、ＰＯＲ
信号は立下がり、替わってＰＯＲ信号が立上がる。
される電源切換回路６によりＶPP発生回路４に供給する
電源を切り換える。図２に示した様に、外部電源電圧Ｅ
ｘｔ．ＶCC、ＰＯＲ、ＰＯＲ信号を見ると、外部電源電
圧Ｅｘｔ．ＶCCが立上がるにつれてＰＯＲ信号も上昇す
る。電圧Ｅｘｔ．ＶCCの立上がりが完了すると、ＰＯＲ
信号は立下がり、替わってＰＯＲ信号が立上がる。
【００１８】このＰＯＲ信号とＰＯＲ信号とを図１に示
すＰｃｈＴｒ６１、６３及びＮｃｈＴｒ６２、６４に接
続することにより、電圧Ｅｘｔ．ＶCCが立上がる時、Ｐ
ＯＲはＨｉｇｈ、ＰＯＲはＬｏｗであるので、ＰｃｈＴ
ｒ６１とＮｃｈＴｒ６２とはＯＮ、ＰｃｈＴｒ６３とＮ
ｃｈＴｒ６４とはＯＦＦになり、電圧Ｅｘｔ．ＶCCが直
接ＶPP発生回路４に供給される。その後、電圧Ｅｘｔ．
ＶCCが完全に立上がってしまうと、ＰＯＲはＬｏｗ、Ｐ
ＯＲはＨｉｇｈに変化する。これによりＰｃｈＴｒ６１
とＮｃｈＴｒ６２とはＯＦＦ、ＰｃｈＴｒ６３とＮｃｈ
Ｔｒ６４とはＯＮになり、内部電源作成回路１の出力で
ある内部電源電圧Ｉｎｔ．ＶCCがＶPP発生回路４に供給
される。
すＰｃｈＴｒ６１、６３及びＮｃｈＴｒ６２、６４に接
続することにより、電圧Ｅｘｔ．ＶCCが立上がる時、Ｐ
ＯＲはＨｉｇｈ、ＰＯＲはＬｏｗであるので、ＰｃｈＴ
ｒ６１とＮｃｈＴｒ６２とはＯＮ、ＰｃｈＴｒ６３とＮ
ｃｈＴｒ６４とはＯＦＦになり、電圧Ｅｘｔ．ＶCCが直
接ＶPP発生回路４に供給される。その後、電圧Ｅｘｔ．
ＶCCが完全に立上がってしまうと、ＰＯＲはＬｏｗ、Ｐ
ＯＲはＨｉｇｈに変化する。これによりＰｃｈＴｒ６１
とＮｃｈＴｒ６２とはＯＦＦ、ＰｃｈＴｒ６３とＮｃｈ
Ｔｒ６４とはＯＮになり、内部電源作成回路１の出力で
ある内部電源電圧Ｉｎｔ．ＶCCがＶPP発生回路４に供給
される。
【００１９】従って、電圧Ｅｘｔ．ＶCCが立上がる時に
は、ＶPP発生回路４には電源として電圧Ｅｘｔ．ＶCCが
供給される。その後、電圧Ｅｘｔ．ＶCCの立上がりが完
了すると、ＶPP発生回路４の電源として電圧Ｉｎｔ．Ｖ
CCに切り変わる。図３に示す様に、外部電源電圧Ｅｘ
ｔ．ＶCCを用いた場合と内部電源電圧Ｉｎｔ．ＶCCを用
いた場合とでは、電圧ＶPPの昇圧率が異なるため、外部
電源電圧Ｅｘｔ．ＶCCが立上がる時において、電圧ＶPP
の昇圧効率のよい外部電源電圧Ｅｘｔ．ＶCCを用いて、
電圧ＶPPを昇圧する。電圧Ｅｘｔ．ＶCCが完全に立ち上
がった後は、通常の内部電源電圧Ｉｎｔ．ＶCCを用い
て、電圧ＶPPを昇圧する。
は、ＶPP発生回路４には電源として電圧Ｅｘｔ．ＶCCが
供給される。その後、電圧Ｅｘｔ．ＶCCの立上がりが完
了すると、ＶPP発生回路４の電源として電圧Ｉｎｔ．Ｖ
CCに切り変わる。図３に示す様に、外部電源電圧Ｅｘ
ｔ．ＶCCを用いた場合と内部電源電圧Ｉｎｔ．ＶCCを用
いた場合とでは、電圧ＶPPの昇圧率が異なるため、外部
電源電圧Ｅｘｔ．ＶCCが立上がる時において、電圧ＶPP
の昇圧効率のよい外部電源電圧Ｅｘｔ．ＶCCを用いて、
電圧ＶPPを昇圧する。電圧Ｅｘｔ．ＶCCが完全に立ち上
がった後は、通常の内部電源電圧Ｉｎｔ．ＶCCを用い
て、電圧ＶPPを昇圧する。
【００２０】実施例２．図４はこの発明の実施例２によ
る内部電圧発生装置の構成を示すブロック図である。こ
の実施例では、内部電源電圧Ｉｎｔ．ＶCCを入力して電
圧ＶPPを発生する図１と同様のＶPP発生回路４Ａに加え
て、外部電源電圧Ｅｘｔ．ＶCCを入力して電圧ＶPPを発
生するＶPP発生回路４Ｂを備えている。そして、７はＶ
PP発生回路４Ａと４Ｂとの電圧出力を切換える電圧出力
切換回路で、図１の電源切換回路６と同様、ＰｃｈＴｒ
７１、７３とＮｃｈＴｒ７２、７４とから構成されてい
る。
る内部電圧発生装置の構成を示すブロック図である。こ
の実施例では、内部電源電圧Ｉｎｔ．ＶCCを入力して電
圧ＶPPを発生する図１と同様のＶPP発生回路４Ａに加え
て、外部電源電圧Ｅｘｔ．ＶCCを入力して電圧ＶPPを発
生するＶPP発生回路４Ｂを備えている。そして、７はＶ
PP発生回路４Ａと４Ｂとの電圧出力を切換える電圧出力
切換回路で、図１の電源切換回路６と同様、ＰｃｈＴｒ
７１、７３とＮｃｈＴｒ７２、７４とから構成されてい
る。
【００２１】外部電源電圧Ｅｘｔ．ＶCCに対するＰＯ
Ｒ、ＰＯＲ信号の形態は実施例１における図２と同一で
ある。従って、外部電源電圧Ｅｘｔ．ＶCCの立ち上がり
時にはＰｃｈＴｒ７１とＮｃｈＴｒ７２とがＯＮとなっ
てＶPP発生回路４Ｂの出力が内部電圧ＶPPとして取り出
される。また、電圧Ｅｘｔ．ＶCCが一定となった後は、
ＰｃｈＴｒ７３とＮｃｈＴｒ７４とがＯＮとなってＶPP
発生回路４Ａの出力が内部電圧ＶPPとして取り出され
る。この結果、実施例１と同様、電圧ＶPPの立上がり時
間が短縮される。
Ｒ、ＰＯＲ信号の形態は実施例１における図２と同一で
ある。従って、外部電源電圧Ｅｘｔ．ＶCCの立ち上がり
時にはＰｃｈＴｒ７１とＮｃｈＴｒ７２とがＯＮとなっ
てＶPP発生回路４Ｂの出力が内部電圧ＶPPとして取り出
される。また、電圧Ｅｘｔ．ＶCCが一定となった後は、
ＰｃｈＴｒ７３とＮｃｈＴｒ７４とがＯＮとなってＶPP
発生回路４Ａの出力が内部電圧ＶPPとして取り出され
る。この結果、実施例１と同様、電圧ＶPPの立上がり時
間が短縮される。
【００２２】実施例３．図５は、この発明の他の実施例
である。外部電源電圧Ｅｘｔ．ＶCCをＰｃｈＴｒ８を介
して直接に電圧ＶPPに接続する。図５において、電圧Ｅ
ｘｔ．ＶCCが立上がる時、電圧Ｅｘｔ．ＶCCを直接電圧
ＶPPに供給し、電圧Ｅｘｔ．ＶCCが立上がった後は、通
常の内部電源電圧Ｉｎｔ．ＶCCによりＶPP発生回路４を
動作させる。図５中の電圧Ｅｘｔ．ＶCC、ＰＯＲ信号
は、図２に示す通りである。この場合にも、出力される
電圧ＶPPの立上がり時間が従来より短縮される。
である。外部電源電圧Ｅｘｔ．ＶCCをＰｃｈＴｒ８を介
して直接に電圧ＶPPに接続する。図５において、電圧Ｅ
ｘｔ．ＶCCが立上がる時、電圧Ｅｘｔ．ＶCCを直接電圧
ＶPPに供給し、電圧Ｅｘｔ．ＶCCが立上がった後は、通
常の内部電源電圧Ｉｎｔ．ＶCCによりＶPP発生回路４を
動作させる。図５中の電圧Ｅｘｔ．ＶCC、ＰＯＲ信号
は、図２に示す通りである。この場合にも、出力される
電圧ＶPPの立上がり時間が従来より短縮される。
【００２３】実施例４．図６は、内部電圧として電圧Ｖ
BBを発生する場合の実施例を示すもので、従来の図２２
に対応するものである。図６において、４はＶBB発生回
路、６はＴｒ６１〜６４からなる電源切換回路である。
図７は、ＶBB発生回路４の電源が、外部電源電圧Ｅｘ
ｔ．ＶCC及び内部電源電圧Ｉｎｔ．ＶCCのそれぞれの場
合における電圧ＶBBの降圧の変化の違いを示すタイミン
グ図である。図６における各信号は、図１と同様の動作
を示すが、ＶBB発生回路４の出力信号である電圧ＶBBの
みが異なる。図１における電圧ＶPPは、昇圧している
が、図７に示すように電圧ＶBBは降圧する。
BBを発生する場合の実施例を示すもので、従来の図２２
に対応するものである。図６において、４はＶBB発生回
路、６はＴｒ６１〜６４からなる電源切換回路である。
図７は、ＶBB発生回路４の電源が、外部電源電圧Ｅｘ
ｔ．ＶCC及び内部電源電圧Ｉｎｔ．ＶCCのそれぞれの場
合における電圧ＶBBの降圧の変化の違いを示すタイミン
グ図である。図６における各信号は、図１と同様の動作
を示すが、ＶBB発生回路４の出力信号である電圧ＶBBの
みが異なる。図１における電圧ＶPPは、昇圧している
が、図７に示すように電圧ＶBBは降圧する。
【００２４】図６に示す様にＰＯＲ、ＰＯＲ信号によ
り、ＶBB発生回路４の電源を外部電源電圧Ｅｘｔ．ＶCC
と内部電源電圧Ｉｎｔ．ＶCCとに切り換えることによ
り、電圧Ｅｘｔ．ＶCCが立上がる期間は、電圧Ｅｘｔ．
ＶCCを用い、電圧Ｅｘｔ．ＶCCが立上がった後は、内部
電源電圧Ｉｎｔ．ＶCCを用いる。これにより、電源投入
時に効率よく電圧ＶBBを降圧することができる。
り、ＶBB発生回路４の電源を外部電源電圧Ｅｘｔ．ＶCC
と内部電源電圧Ｉｎｔ．ＶCCとに切り換えることによ
り、電圧Ｅｘｔ．ＶCCが立上がる期間は、電圧Ｅｘｔ．
ＶCCを用い、電圧Ｅｘｔ．ＶCCが立上がった後は、内部
電源電圧Ｉｎｔ．ＶCCを用いる。これにより、電源投入
時に効率よく電圧ＶBBを降圧することができる。
【００２５】実施例５．図８は更に他の実施例を示す。
但し、この実施例は出力すべき内部電圧が電圧ＶBBであ
る点が異なるのみで、他は前掲の図４の実施例と同一で
あるので説明は省略するが、電源投入時、電圧ＶBBが安
定化するまでの時間が短縮されるという同様の効果を奏
する。
但し、この実施例は出力すべき内部電圧が電圧ＶBBであ
る点が異なるのみで、他は前掲の図４の実施例と同一で
あるので説明は省略するが、電源投入時、電圧ＶBBが安
定化するまでの時間が短縮されるという同様の効果を奏
する。
【００２６】実施例６．図９はこの発明の更に他の実施
例による内部電圧発生装置の構成を示すブロック図であ
る。図において、図１と同一部分には同一符号を付して
説明を省略する。９は内部電圧検出回路としてのＶPPレ
ベルディテクターで、電圧ＶPPのレベルを検出し、φP
及びφP 信号を出力する。このφP信号はＮｃｈＴｒ６２
とＰｃｈＴｒ６３とのゲートに接続され、φP 信号はＰ
ｃｈＴｒ６１とＮｃｈＴｒ６４とに接続してある。図１
０は、電圧ＶPP、φP、φP 信号のタイミング図である。
例による内部電圧発生装置の構成を示すブロック図であ
る。図において、図１と同一部分には同一符号を付して
説明を省略する。９は内部電圧検出回路としてのＶPPレ
ベルディテクターで、電圧ＶPPのレベルを検出し、φP
及びφP 信号を出力する。このφP信号はＮｃｈＴｒ６２
とＰｃｈＴｒ６３とのゲートに接続され、φP 信号はＰ
ｃｈＴｒ６１とＮｃｈＴｒ６４とに接続してある。図１
０は、電圧ＶPP、φP、φP 信号のタイミング図である。
【００２７】図９中のＶPPレベルディテクター９は、図
１０に示す様に、電圧ＶPPが設定電圧レベルよりも低い
電圧の時、φP信号はＨｉｇｈレベルを、φP 信号はＬｏ
ｗレベルを出力し、電圧ＶPPが設定電圧レベルよりも高
い電圧の時、φP信号はＬｏｗレベルを、φP 信号はＨｉ
ｇｈレベルを出力する。従って、電源投入後、電圧ＶPP
がＶPPレベルディテクター９の設定レベルに達するまで
の間、φP信号はＨｉｇｈをφP 信号はＬｏｗを出力し続
ける。この時、ＰｃｈＴｒ６１とＮｃｈＴｒ６２とはＯ
Ｎに、ＰｃｈＴｒ６３とＮｃｈＴｒ６４とはＯＦＦにな
り、外部電源電圧Ｅｘｔ．ＶCCが直接ＶPP発生回路４に
供給される。電圧ＶPPがＶPPレベルディテクター９の設
定レベルに達すると、φP信号はＬｏｗに、φP 信号はＨ
ｉｇｈになる。これにより、ＰｃｈＴｒ６１とＮｃｈＴ
ｒ６２とはＯＦＦに、ＰｃｈＴｒ６３とＮｃｈＴｒ６４
とはＯＮになる。従って、ＶPP発生回路４の電源には、
内部電源電圧Ｉｎｔ．Ｖccが供給される。
１０に示す様に、電圧ＶPPが設定電圧レベルよりも低い
電圧の時、φP信号はＨｉｇｈレベルを、φP 信号はＬｏ
ｗレベルを出力し、電圧ＶPPが設定電圧レベルよりも高
い電圧の時、φP信号はＬｏｗレベルを、φP 信号はＨｉ
ｇｈレベルを出力する。従って、電源投入後、電圧ＶPP
がＶPPレベルディテクター９の設定レベルに達するまで
の間、φP信号はＨｉｇｈをφP 信号はＬｏｗを出力し続
ける。この時、ＰｃｈＴｒ６１とＮｃｈＴｒ６２とはＯ
Ｎに、ＰｃｈＴｒ６３とＮｃｈＴｒ６４とはＯＦＦにな
り、外部電源電圧Ｅｘｔ．ＶCCが直接ＶPP発生回路４に
供給される。電圧ＶPPがＶPPレベルディテクター９の設
定レベルに達すると、φP信号はＬｏｗに、φP 信号はＨ
ｉｇｈになる。これにより、ＰｃｈＴｒ６１とＮｃｈＴ
ｒ６２とはＯＦＦに、ＰｃｈＴｒ６３とＮｃｈＴｒ６４
とはＯＮになる。従って、ＶPP発生回路４の電源には、
内部電源電圧Ｉｎｔ．Ｖccが供給される。
【００２８】この実施例では、出力される電圧ＶPPを具
体的に検出し、その検出出力が所定の設定電圧に達する
迄は外部電源電圧Ｅｘｔ．ＶCCをＶPP発生回路４に供給
するよう電源切換回路６に信号を送出するようにしたの
で、電圧ＶPPの立上げ促進が確実になされる。
体的に検出し、その検出出力が所定の設定電圧に達する
迄は外部電源電圧Ｅｘｔ．ＶCCをＶPP発生回路４に供給
するよう電源切換回路６に信号を送出するようにしたの
で、電圧ＶPPの立上げ促進が確実になされる。
【００２９】実施例７．図１１は更に他の実施例で、図
４の実施例にＶPPレベルディテクター９を追加したもの
である。電圧Ｅｘｔ．ＶCC、φP、φP 信号は図１０に示
す通りである。この場合も、実施例６と同様、電圧ＶPP
の立上げ時間の短縮が確実になされる。
４の実施例にＶPPレベルディテクター９を追加したもの
である。電圧Ｅｘｔ．ＶCC、φP、φP 信号は図１０に示
す通りである。この場合も、実施例６と同様、電圧ＶPP
の立上げ時間の短縮が確実になされる。
【００３０】実施例８．図１２は、更に他の実施例で、
ＶPPレベルディテクター９の出力信号φP をＰｃｈＴｒ
８のゲートに接続する。外部電源電圧Ｅｘｔ．ＶCCをＰ
ｃｈＴｒ８を介して、電圧ＶPPに接続する。電源投入
後、電圧ＶPPが、ＶPPレベルディテクター９の設定電圧
レベルよりも低い期間は、図１０に示す様にφP 信号は
Ｌｏｗであり、ＰｃｈＴｒ８はＯＮする。これにより、
電圧ＶPPに対して外部電源電圧Ｅｘｔ．ＶCCが直接に供
給される。電圧ＶPPの電圧レベルが設定電圧レベルに達
するとφP 信号はＨｉｇｈになり、ＰｃｈＴｒ８はＯＦ
Ｆする。その後、ＶPP発生回路４は、内部電源電圧Ｉｎ
ｔ．ＶCCを電源として電圧ＶPPを供給し続ける。
ＶPPレベルディテクター９の出力信号φP をＰｃｈＴｒ
８のゲートに接続する。外部電源電圧Ｅｘｔ．ＶCCをＰ
ｃｈＴｒ８を介して、電圧ＶPPに接続する。電源投入
後、電圧ＶPPが、ＶPPレベルディテクター９の設定電圧
レベルよりも低い期間は、図１０に示す様にφP 信号は
Ｌｏｗであり、ＰｃｈＴｒ８はＯＮする。これにより、
電圧ＶPPに対して外部電源電圧Ｅｘｔ．ＶCCが直接に供
給される。電圧ＶPPの電圧レベルが設定電圧レベルに達
するとφP 信号はＨｉｇｈになり、ＰｃｈＴｒ８はＯＦ
Ｆする。その後、ＶPP発生回路４は、内部電源電圧Ｉｎ
ｔ．ＶCCを電源として電圧ＶPPを供給し続ける。
【００３１】実施例９．図１３は、電圧ＶBBを発生させ
る場合の一実施例である。図において、９は内部電圧検
出回路としてのＶBBレベルディテクターで、電圧ＶBBを
検出し、φB及びφB 信号を出力する。図１４は、電圧Ｖ
BB、φB、φB 信号のタイミング図である。
る場合の一実施例である。図において、９は内部電圧検
出回路としてのＶBBレベルディテクターで、電圧ＶBBを
検出し、φB及びφB 信号を出力する。図１４は、電圧Ｖ
BB、φB、φB 信号のタイミング図である。
【００３２】図１３中のＶBBレベルディテクター９は、
図１４に示す様に電圧ＶBBが設定電圧レベルよりも高い
電圧になるとφBはＨｉｇｈ、φB はＬｏｗになる。これ
によりＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯＮにな
り、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＦＦにな
り、ＶBB発生回路４の電源に対して外部電源電圧Ｅｘ
ｔ．ＶCCを供給する。電圧ＶBBが設定電圧レベルよりも
低くなるとφB信号はＬｏｗにφB 信号はＨｉｇｈにな
り、ＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯＦＦにな
り、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＮになり、
ＶBB発生回路４の電源に対して内部電源電圧Ｉｎｔ．Ｖ
CCを供給する。
図１４に示す様に電圧ＶBBが設定電圧レベルよりも高い
電圧になるとφBはＨｉｇｈ、φB はＬｏｗになる。これ
によりＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯＮにな
り、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＦＦにな
り、ＶBB発生回路４の電源に対して外部電源電圧Ｅｘ
ｔ．ＶCCを供給する。電圧ＶBBが設定電圧レベルよりも
低くなるとφB信号はＬｏｗにφB 信号はＨｉｇｈにな
り、ＰｃｈＴｒ６１及びＮｃｈＴｒ６２はＯＦＦにな
り、ＰｃｈＴｒ６３及びＮｃｈＴｒ６４はＯＮになり、
ＶBB発生回路４の電源に対して内部電源電圧Ｉｎｔ．Ｖ
CCを供給する。
【００３３】実施例１０．図１５は先の図１１に対応す
る電圧ＶBB発生用の実施例で、内部電源電圧Ｉｎｔ．Ｖ
CCを電源とするＶBB発生回路４Ａと外部電源電圧Ｅｘ
ｔ．ＶCCを電源とするＶBB発生回路４Ｂとを、電圧ＶBB
を検出して動作するＶBBレベルディテクター９からのφ
B、φB 信号によって切り換えるものである。
る電圧ＶBB発生用の実施例で、内部電源電圧Ｉｎｔ．Ｖ
CCを電源とするＶBB発生回路４Ａと外部電源電圧Ｅｘ
ｔ．ＶCCを電源とするＶBB発生回路４Ｂとを、電圧ＶBB
を検出して動作するＶBBレベルディテクター９からのφ
B、φB 信号によって切り換えるものである。
【００３４】実施例１１．図１６は、この発明の実施例
１１による内部電圧発生装置の構成を示すブロック図で
ある。図において、ＶBBレベルディテクター９は、電圧
ＶBBを入力し、φ1信号を出力する。φ1信号は、外部電
源電圧Ｅｘｔ．ＶCCを電源とするＶBB発生回路４Ｂに接
続してある。このＶBB発生回路４Ｂの出力を電圧ＶBBに
接続する。図１７は、図１６中の電圧ＶBB、φ1信号の
タイミング図である。
１１による内部電圧発生装置の構成を示すブロック図で
ある。図において、ＶBBレベルディテクター９は、電圧
ＶBBを入力し、φ1信号を出力する。φ1信号は、外部電
源電圧Ｅｘｔ．ＶCCを電源とするＶBB発生回路４Ｂに接
続してある。このＶBB発生回路４Ｂの出力を電圧ＶBBに
接続する。図１７は、図１６中の電圧ＶBB、φ1信号の
タイミング図である。
【００３５】電圧ＶBBが設定電圧のレベルよりも高くな
るとφ1信号はＨｉｇｈに、電圧ＶBBが設定電圧レベル
よりも低くなるとφ1信号はＬｏｗになる。これにより、
ＶBB発生回路４Ｂの出力をＯＮ、ＯＦＦさせる。従っ
て、電圧ＶBBがＶBBレベルディテクター９の設定電圧よ
りも高い時は、ＶBB発生回路４ＢとＶBB発生回路４Ａと
の両方から同時に電圧ＶBBに降圧する。この結果、電圧
ＶBBは急速に降下する。電圧ＶBBがＶBBレベルディテク
ター９の設定電圧のレベルよりも低くなるとＶBB発生回
路４Ｂを止め、ＶBB発生回路４Ａのみを動作させて電圧
ＶBBを降圧する。
るとφ1信号はＨｉｇｈに、電圧ＶBBが設定電圧レベル
よりも低くなるとφ1信号はＬｏｗになる。これにより、
ＶBB発生回路４Ｂの出力をＯＮ、ＯＦＦさせる。従っ
て、電圧ＶBBがＶBBレベルディテクター９の設定電圧よ
りも高い時は、ＶBB発生回路４ＢとＶBB発生回路４Ａと
の両方から同時に電圧ＶBBに降圧する。この結果、電圧
ＶBBは急速に降下する。電圧ＶBBがＶBBレベルディテク
ター９の設定電圧のレベルよりも低くなるとＶBB発生回
路４Ｂを止め、ＶBB発生回路４Ａのみを動作させて電圧
ＶBBを降圧する。
【００３６】実施例１２．図１８は、この発明の更に他
の実施例を示す。図において、１０は、外部電圧検出回
路としてのＥｘｔ．ＶCCレベルディテクターである。図
１９は、電圧Ｅｘｔ．ＶCC、φ2信号のタイミング図で
ある。図１８において、Ｅｘｔ．ＶCCレベルディテクタ
ー１０の入力信号を外部電源電圧Ｅｘｔ．ＶCCに接続
し、Ｅｘｔ．ＶCCレベルディテクター１０の出力φ2信
号をＶBB発生回路４Ｂに接続する。
の実施例を示す。図において、１０は、外部電圧検出回
路としてのＥｘｔ．ＶCCレベルディテクターである。図
１９は、電圧Ｅｘｔ．ＶCC、φ2信号のタイミング図で
ある。図１８において、Ｅｘｔ．ＶCCレベルディテクタ
ー１０の入力信号を外部電源電圧Ｅｘｔ．ＶCCに接続
し、Ｅｘｔ．ＶCCレベルディテクター１０の出力φ2信
号をＶBB発生回路４Ｂに接続する。
【００３７】外部電源電圧Ｅｘｔ．ＶCCがＥｘｔ．ＶCC
レベルディテクター１０の設定電圧のレベルよりも高く
なると信号φ2がＨｉｇｈになり、ＶBB発生回路４Ａに
加えてＶBB発生回路４Ｂが動作し、両回路４Ａ、４Ｂが
協動して電圧ＶBBを降圧する。外部電源電圧Ｅｘｔ．Ｖ
CCがＥｘｔ．ＶCCレベルディテクター１０の設定電圧の
レベルよりも低い時は、信号φ2はＬｏｗとなりＶBB発
生回路４Ｂからの供給を止め、ＶBB発生回路４Ａからの
み供給する。これにより、外部電源電圧Ｅｘｔ．ＶCCが
高くなることによってグランドに流れ出す基板電流の増
加に伴い電圧ＶBBの上昇が生じる現象に対して、電圧Ｖ
BBの上昇を防ぐことができる。
レベルディテクター１０の設定電圧のレベルよりも高く
なると信号φ2がＨｉｇｈになり、ＶBB発生回路４Ａに
加えてＶBB発生回路４Ｂが動作し、両回路４Ａ、４Ｂが
協動して電圧ＶBBを降圧する。外部電源電圧Ｅｘｔ．Ｖ
CCがＥｘｔ．ＶCCレベルディテクター１０の設定電圧の
レベルよりも低い時は、信号φ2はＬｏｗとなりＶBB発
生回路４Ｂからの供給を止め、ＶBB発生回路４Ａからの
み供給する。これにより、外部電源電圧Ｅｘｔ．ＶCCが
高くなることによってグランドに流れ出す基板電流の増
加に伴い電圧ＶBBの上昇が生じる現象に対して、電圧Ｖ
BBの上昇を防ぐことができる。
【００３８】
【発明の効果】以上のように、この発明の内部電圧発生
装置は、所定の電源切換回路または電圧出力切換回路を
備えたので、電源投入後の内部電圧の立上がり時間を短
縮することができる。また、所定の内部電圧検出回路を
備えた場合は、その動作が更に確実になり、迅速で安定
した内部電圧の立上がり特性が得られる。また、所定の
外部電圧検出回路を備えた場合は、外部電源電圧の上昇
に伴って発生する内部電圧の上昇を抑制することができ
る。
装置は、所定の電源切換回路または電圧出力切換回路を
備えたので、電源投入後の内部電圧の立上がり時間を短
縮することができる。また、所定の内部電圧検出回路を
備えた場合は、その動作が更に確実になり、迅速で安定
した内部電圧の立上がり特性が得られる。また、所定の
外部電圧検出回路を備えた場合は、外部電源電圧の上昇
に伴って発生する内部電圧の上昇を抑制することができ
る。
【図１】この発明の実施例１による半導体集積回路の内
部電圧発生装置の構成を示すブロック図である。
部電圧発生装置の構成を示すブロック図である。
【図２】図１中の外部電源電圧Ｅｘｔ．ＶCC、ＰＯＲ、
ＰＯＲ信号を示すタイミング図である。
ＰＯＲ信号を示すタイミング図である。
【図３】電圧Ｅｘｔ．ＶCCとＩｎｔ．ＶCCとを電源とし
た場合の電圧ＶPPの変化を示すタイミング図である。
た場合の電圧ＶPPの変化を示すタイミング図である。
【図４】この発明の実施例２による内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図５】この発明の実施例３による内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図６】この発明の実施例４による内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図７】電圧Ｅｘｔ．ＶCCとＩｎｔ．ＶCCとを電源とし
た場合の電圧ＶBBの変化を示すタイミング図である。
た場合の電圧ＶBBの変化を示すタイミング図である。
【図８】この発明の実施例５による内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図９】この発明の実施例６による内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図１０】図９中の電圧ＶPP、φP、φP 信号を示すタイ
ミング図である。
ミング図である。
【図１１】この発明の実施例７による内部電圧発生装置
を示すブロック図である。
を示すブロック図である。
【図１２】この発明の実施例８による内部電圧発生装置
を示すブロック図である。
を示すブロック図である。
【図１３】この発明の実施例９による内部電圧発生装置
を示すブロック図である。
を示すブロック図である。
【図１４】図１３中の電圧ＶBB、φB、φB 信号を示すタ
イミング図である。
イミング図である。
【図１５】この発明の実施例１０による内部電圧発生装
置を示すブロック図である。
置を示すブロック図である。
【図１６】この発明の実施例１１による内部電圧発生装
置を示すブロック図である。
置を示すブロック図である。
【図１７】図１６中の電圧ＶBB、φ1信号を示すタイミ
ング図である。
ング図である。
【図１８】この発明の実施例１２による内部電圧発生装
置を示すブロック図である。
置を示すブロック図である。
【図１９】図１８中の電圧Ｅｘｔ．ＶCC、φ2信号を示
すタイミング図である。
すタイミング図である。
【図２０】従来の内部電圧発生装置を示すブロック図で
ある。
ある。
【図２１】図２０中の電圧Ｅｘｔ．ＶCC、Ｉｎｔ．
ＶCC、ＶPPの変化を示すタイミング図である。
ＶCC、ＶPPの変化を示すタイミング図である。
【図２２】図２０とは異なる従来の内部電圧発生装置を
示すブロック図である。
示すブロック図である。
【図２３】図２２中の電圧Ｅｘｔ．ＶCC、Ｉｎｔ．
ＶCC、ＶBBの変化を示すタイミング図である。
ＶCC、ＶBBの変化を示すタイミング図である。
【図２４】図２０中のＶPP発生回路の内部構成を示す回
路図である。
路図である。
【図２５】図２４中の信号ＣＬＫ、電圧ＶPPを示すタイ
ミング図である。
ミング図である。
【図２６】図２２中のＶBB発生回路の内部構成を示す回
路図である。
路図である。
【図２７】図２６中の信号ＣＬＫ、電圧ＶBBを示すタイ
ミング図である。
ミング図である。
１ 内部電源作成回路
２ 外部電源
３ 内部電源
４、４Ａ、４Ｂ 内部電圧発生回路としてのＶPP発生回
路、ＶBB発生回路 ５ 内部電圧 ６ 電源切換回路 ７ 電圧出力切換回路 ９ 内部電圧検出回路としてのＶPPレベルディテクタ
ー、ＶBBレベルディテクター １０ 外部電圧検出回路としてのＥｘｔ．ＶCCレベルデ
ィテクター Ｅｘｔ．ＶCC 外部電源電圧 Ｉｎｔ．ＶCC 内部電源電圧
路、ＶBB発生回路 ５ 内部電圧 ６ 電源切換回路 ７ 電圧出力切換回路 ９ 内部電圧検出回路としてのＶPPレベルディテクタ
ー、ＶBBレベルディテクター １０ 外部電圧検出回路としてのＥｘｔ．ＶCCレベルデ
ィテクター Ｅｘｔ．ＶCC 外部電源電圧 Ｉｎｔ．ＶCC 内部電源電圧
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−120873（ＪＰ，Ａ)
特開 平４−88518（ＪＰ，Ａ)
特開 平４−47591（ＪＰ，Ａ)
特開 平２−91687（ＪＰ，Ａ)
Claims (4)
- 【請求項１】 外部電源を入力しこの外部電源電圧を降
圧して内部電源を作成する内部電源作成回路、この内部
電源作成回路からの内部電源を入力し所定の内部電圧を
発生する内部電圧発生回路、上記内部電源作成回路から
の内部電源に替えて上記外部電源を直接上記内部電圧発
生回路に接続する電源切換回路、および上記内部電圧発
生回路から出力された内部電圧を検出しその出力値に応
じて上記電源切換回路を操作する内部電圧検出回路を備
えたことを特徴とする半導体集積回路の内部電圧発生装
置。 - 【請求項２】 外部電源を入力しこの外部電源電圧を降
圧して内部電源を作成する内部電源作成回路、この内部
電源作成回路からの内部電源を入力し所定の内部電圧を
発生する第１の内部電圧発生回路、上記外部電源を入力
し所定の内部電圧を発生する第２の内部電圧発生回路、
所定の期間上記第２の内部電圧発生回路の出力を、その
後は上記第１の内部電圧発生回路の出力をそれぞれ内部
電圧として取り出すよう、上記両内部電圧発生回路の切
換を行う電圧出力切換回路、および上記第１あるいは第
２の内部電圧発生回路から出力された内部電圧を検出
し、その出力値に応じて上記電圧出力切換回路を操作す
る内部電圧検出回路を備えたことを特徴とする半導体集
積回路の内部電圧発生装置。 - 【請求項３】 外部電源を入力しこの外部電源電圧を降
圧して内部電源を作成する内部電源作成回路、この内部
電源作成回路からの内部電源を入力し所定の負の内部電
圧を発生する第１の内部電圧発生回路、上記外部電源を
入力し所定の負の内部電圧を発生する第２の内部電圧発
生回路、および外部電源電圧を検出する外部電圧検出回
路を備え、上記外部電圧検出回路の検出出力が所定の設
定値以下の時は上記第１の内部電圧発生回路の出力のみ
を内部電圧として取り出し、上記設定値を越えた時は上
記第１の内部電圧発生回路の出力に加えて上記第２の内
部電圧発生回路の出力をも内部電圧として取り出すよう
にした半導体集積回路の内部電圧発生装置。 - 【請求項４】 所定の期間とは、電源投入時もしくは外
部電源電圧の変動時のものであることを特徴とする請求
項２記載の半導体集積回路の内部電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13865992A JP3447068B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路の内部電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13865992A JP3447068B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路の内部電圧発生装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001379594A Division JP2002237187A (ja) | 2001-12-13 | 2001-12-13 | 半導体集積回路の内部電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05336736A JPH05336736A (ja) | 1993-12-17 |
| JP3447068B2 true JP3447068B2 (ja) | 2003-09-16 |
Family
ID=15227140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13865992A Expired - Fee Related JP3447068B2 (ja) | 1992-05-29 | 1992-05-29 | 半導体集積回路の内部電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447068B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541695B1 (ko) * | 1998-08-14 | 2006-04-28 | 주식회사 하이닉스반도체 | 반도체 장치의 내부 전원전압 공급회로 |
| KR100605589B1 (ko) | 2003-12-30 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 발생회로 |
| JP4895694B2 (ja) * | 2006-06-08 | 2012-03-14 | ルネサスエレクトロニクス株式会社 | 電源回路 |
| JP5343540B2 (ja) * | 2008-12-05 | 2013-11-13 | 富士通セミコンダクター株式会社 | 半導体デバイスおよびシステム |
-
1992
- 1992-05-29 JP JP13865992A patent/JP3447068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05336736A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329869B1 (en) | Semiconductor device with less influence of noise | |
| US6020781A (en) | Step-up circuit using two frequencies | |
| EP0901127B1 (en) | Temperature independent oscillator | |
| KR100427204B1 (ko) | 반도체 장치 | |
| US6208197B1 (en) | Internal charge pump voltage limit control | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| JP2994572B2 (ja) | ヒステリシス比較器を備えた電圧制限回路 | |
| US20010011919A1 (en) | Charge pump circuit | |
| JP3652950B2 (ja) | 電圧変換回路及び電圧変換回路の制御回路 | |
| US4731552A (en) | Boost signal generator with bootstrap means | |
| US6667662B2 (en) | Oscillator circuit of internal power generator circuit and control method thereof | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| JP2002191169A (ja) | 半導体集積回路 | |
| JP3447068B2 (ja) | 半導体集積回路の内部電圧発生装置 | |
| JP2000067578A (ja) | 基板バイアス電圧発生回路 | |
| US7535269B2 (en) | Multiplier circuit | |
| JP2004063019A (ja) | 内部電圧発生回路 | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| JP2003164142A (ja) | 電圧変換回路 | |
| US6141229A (en) | Voltage boosting circuit and method thereof | |
| JP3757219B2 (ja) | チャージポンプ回路 | |
| US20050135125A1 (en) | [charge-pump circuitry] | |
| US5783950A (en) | Phase comparator | |
| JP3699517B2 (ja) | 半導体スイッチ制御回路 | |
| JPH09163720A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |