CN114337624A - 超低功耗por电路及集成电路设备 - Google Patents
超低功耗por电路及集成电路设备 Download PDFInfo
- Publication number
- CN114337624A CN114337624A CN202111591115.9A CN202111591115A CN114337624A CN 114337624 A CN114337624 A CN 114337624A CN 202111591115 A CN202111591115 A CN 202111591115A CN 114337624 A CN114337624 A CN 114337624A
- Authority
- CN
- China
- Prior art keywords
- inverter
- circuit
- power
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 46
- 230000003068 static effect Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供了一种超低功耗POR电路及集成电路设备，包括：上电检测电路、脉冲展宽电路、脉冲锁存电路、掉电检测电路和输出缓冲电路；所述上电检测电路与脉冲展宽电路连接，所述脉冲展宽电路与脉冲锁存电路连接，所述脉冲锁存电路分别连接上电检测电路和缓冲电路，所述掉电检测电路连接脉冲锁存电路。本发明POR电路完成上电检测，生成POR信号时，对上电检测模块进行关断，以降低电路静态功耗，实现极低功耗。
Description
技术领域
本发明涉及POR电路技术领域，具体地，涉及一种超低功耗POR电路及集成电路设备。
背景技术
上电复位电路(Power On Reset)简称POR电路，大多用在数字和混合信号集成电路中。在模拟和数字电路里上电的时候芯片内部各个功能模块各个电路节点电压和逻辑电平处于未知状态，从这种不确定的未知状态运行芯片，很可能会造成系统的错误运行，甚至影响整个芯片内部。为了能了解电路中电源的上电以及下电情况，让电路在一定预期状态下工作，需要一个能及时检测供电情况的信号。一般情况下，当电源电压爬升到一个特定的触发电压时，POR电路会产生一个数字复位信号。这个信号用来初始化模拟和数字电路中的各个节点，使电路工作在预设状态。
很多POR电路采用带有基准和迟滞比较器的方案来产生复位信号，这种方案可以避免温度，供电电压对信号的干扰。但是由于基准及比较器模块的引入，功耗和芯片面积也相应增大。对于低功耗的应用场景，这种方案显然是不可取的。
在电源电压上电后，POR电路会给出复位信号，提供给数字和模拟电路，使电路工作在预设状态。但上电后的电源仍然会受到外界干扰，存在电源电压不稳定的情况。电源电压在一定范围内的抖动，对系统没有太大影响的情况下，POR电路不使能。但一旦出现电源电压掉电幅度超过电路正常工作范围的时候，那么POR电路在具备上电复位功能的同时，还需要具备掉电检测功能。掉电检测电路的设计难点在于如何检测电源电压开始下降的时间。
在低功耗应用中，POR电路的低功耗设计十分重要。采用基准和比较器方案的POR电路，因其电路的复杂度，功耗基本都在uA级别，不适合低功耗场合的应用。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种超低功耗POR电路及集成电路设备。
根据本发明提供的一种超低功耗POR电路，包括：上电检测电路、脉冲展宽电路、脉冲锁存电路、掉电检测电路和输出缓冲电路；
所述上电检测电路与脉冲展宽电路连接，所述脉冲展宽电路与脉冲锁存电路连接，所述脉冲锁存电路分别连接上电检测电路和缓冲电路，所述掉电检测电路连接脉冲锁存电路。
优选的，所述上电检测电路包括：PMOS管P1、电阻R1、电阻R2、反相器U1以及反相器U2；所述PMOS管P1的源极连接VDD，所述PMOS管P1的漏极连接电阻R1的一端，所述电阻R1的另一端分别连接电阻R2的一端和反相器U1的输入端，所述电阻R2的另一端接地；所述反相器U1的输出端连接反相器U2的输入端，所述反相器U2的输出端与脉冲展宽电路连接。
优选的，所述脉冲展宽电路包括反相器U3和反相器U4；所述反相器U3的输入端连接反相器U2的输出端，所述反相器U3的输出端连接反相器U4的输入端，所述反相器U4的输出端连接脉冲锁存电路。
优选的，所述脉冲锁存电路包括MOS管Q1、MOS管Q2、反相器U5、反相器U6、反相器U7、反相器U8、反相器U9、反相器U10以及NMOS管N1；所述MOS管Q1的漏极和MOS管Q2的漏极连接后与反相器U4的输出端连接，所述MOS管Q1的栅极连接反相器U5的输出端，所述MOS管Q1的源极与MOS管Q2的源极连接后分别连接NMOS管N1的源极和反相器U7的输入端，所述MOS管Q2的栅极分别连接反相器U5的输入端和反相器U6的输出端，所述反相器U7的输出端分别连接反相器U10的输入端、反相器U9的输出端以及反相器U8的输入端，所述反相器U8的输出端连接反相器U6的输入端，所述反相器U10的输出端与反相器U9的输入端、NMOS管N1的栅极以及PMOS管P1的栅极连接，所述NMOS管N1的漏极连接VDD。
优选的，所述输出缓冲电路包括缓冲器，所述缓冲器的输入端连接反相器U10的输出端。
优选的，所述掉电检测电路包括：PMOS管P2、NMOS管N2、MOS管Q3、MOS管Q4、PMOS管P3、NMOS管N3以及NMOS管N4；所述PMOS管P2的源极连接VDD，所述PMOS管P2的漏极分别连接PMOS管P2的栅极、NMOS管N2的栅极、MOS管Q3的源极以及PMOS管P3的源极，所述NMOS管N2的源极和NMOS管N2的漏极以及MOS管Q4的源极连接后接地，所述MOS管Q3的栅极与MOS管Q4的栅极连接后连接VDD，所述MOS管Q3的漏极与MOS管Q4的漏极连接后分别连接NMOS管N3的栅极和NMOS管N4的栅极，所述NMOS管N3的源极与NMOS管N4的源极连接后接地，所述NMOS管N3的漏极连接反相器U7的输入端，所述NMOS管N4的漏极连接反相器U10的输出端，所述PMOS管P3的栅极连接VDD，所述PMOS管P3的漏极连接反相器U10的输入端。
根据本发明提供的一种集成电路设备，包括上述的超低功耗POR电路。
与现有技术相比，本发明具有如下的有益效果：
1、本发明中掉电检测电路采用MOS电容和二极管相连接的结构，来实现电荷存储。并且采用二极管连接的晶体管保证单向性，防止电荷泄露。当电源电压开始掉电时，MOS电容上的电压不变。该电压与电源电压作为栅源电压驱动P型晶体管，当电源电压下降时，产生的压差导通该晶体管，从而产生一个阶梯信号。掉电检测功能可以保证系统在电源意外掉电时及时收到掉电信号，关断相关模块，保证系统运行安全。
2、本发明POR电路完成上电检测，生成POR信号时，对上电检测模块进行关断，以降低电路静态功耗，实现极低功耗。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明超低功耗POR电路组成框架图；
图2为本发明超低功耗POR电路连接示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明公开一种超低功耗POR电路，参照图1和图2，包括：上电检测电路、脉冲展宽电路、脉冲锁存电路、掉电检测电路和输出缓冲电路。
所述上电检测电路与脉冲展宽电路连接，所述脉冲展宽电路与脉冲锁存电路连接，所述脉冲锁存电路分别连接上电检测电路和缓冲电路，所述掉电检测电路连接脉冲锁存电路。
下面对各电路进行详细描述。
上电检测电路包括：PMOS管P1、电阻R1、电阻R2、反相器U1以及反相器U2；所述PMOS管P1的源极连接VDD，所述PMOS管P1的漏极连接电阻R1的一端，所述电阻R1的另一端分别连接电阻R2的一端和反相器U1的输入端，所述电阻R2的另一端接地；所述反相器U1的输出端连接反相器U2的输入端，所述反相器U2的输出端与脉冲展宽电路连接。
图2中的方框1为上电检测电路。初始状态下，电路中的每个节点电压均为零。所以电源电压开始上电时，PMOS管P1的栅极电压为零。当电源电压升至PMOS管P1的阈值电压时，PMOS管P1导通，产生的电流在电阻上产生压降。当A点处的电压达到反相器的翻转阈值时，第一级反相器即反相器U1和反相器U2的输出电压从跟随电源电压变为低电压。
脉冲展宽电路包括：反相器U3和反相器U4；所述反相器U3的输入端连接反相器U2的输出端，所述反相器U3的输出端连接反相器U4的输入端，所述反相器U4的输出端连接脉冲锁存电路。
图2中的方框2为脉冲展宽电路。可按照应用场景要求，对该电路进行延迟时间的设计，以满足系统对POR复位信号的宽度要求。
脉冲锁存电路包括：MOS管Q1、MOS管Q2、反相器U5、反相器U6、反相器U7、反相器U8、反相器U9、反相器U10以及NMOS管N1；所述MOS管Q1的漏极和MOS管Q2的漏极连接后与反相器U4的输出端连接，所述MOS管Q1的栅极连接反相器U5的输出端，所述MOS管Q1的源极与MOS管Q2的源极连接后分别连接NMOS管N1的源极和反相器U7的输入端，所述MOS管Q2的栅极分别连接反相器U5的输入端和反相器U6的输出端，所述反相器U7的输出端分别连接反相器U10的输入端、反相器U9的输出端以及反相器U8的输入端，所述反相器U8的输出端连接反相器U6的输入端，所述反相器U10的输出端与反相器U9的输入端、NMOS管N1的栅极以及PMOS管P1的栅极连接，所述NMOS管N1的漏极连接VDD。
图2中的方框3为脉冲锁存电路。该电路中不仅包含了脉冲锁存功能，D处及E处的电压还分别控制了上电检测电路的PMOS管P1的开关和B、C间传输门的开关。当上电检测电路检测到预设的触发电压时，PMOS管P1和传输门关断，上电检测功能被禁用以降低静态功耗。
输出缓冲电路包括：缓冲器，所述缓冲器的输入端连接反相器U10的输出端。在图2中的方框4为输出缓冲电路。
掉电检测电路包括：PMOS管P2、NMOS管N2、MOS管Q3、MOS管Q4、PMOS管P3、NMOS管N3以及NMOS管N4；所述PMOS管P2的源极连接VDD，所述PMOS管P2的漏极分别连接PMOS管P2的栅极、NMOS管N2的栅极、MOS管Q3的源极以及PMOS管P3的源极，所述NMOS管N2的源极和NMOS管N2的漏极以及MOS管Q4的源极连接后接地，所述MOS管Q3的栅极与MOS管Q4的栅极连接后连接VDD，所述MOS管Q3的漏极与MOS管Q4的漏极连接后分别连接NMOS管N3的栅极和NMOS管N4的栅极，所述NMOS管N3的源极与NMOS管N4的源极连接后接地，所述NMOS管N3的漏极连接反相器U7的输入端，所述NMOS管N4的漏极连接反相器U10的输出端，所述PMOS管P3的栅极连接VDD，所述PMOS管P3的漏极连接反相器U10的输入端。
在图2中方框5为掉电检测电路。NMOS管N2连接成一个电容，PMOS管P2为二极管连接的MOS管。当电源电压上电时，通过PMOS管P2对电容进行充电，使得F点电压达到电源电压最大值。由于PMOS管P2具有单向性，所以NMOS管N2电容上的电荷不会泄露。当电源电压出现掉电情况的时候，F点的电压继续维持在电源电压最大值附近，而PMOS管P3管的栅极连接的电源电压在不断下降，当电压下降到与E点电压相差一个阈值电压时，PMOS管P3管导通。PMOS管P3管漏端，即D点处出现高电压。于是POR电路的输出由于电源电压掉电而出现由高到低的电平变化。
本发明公开的超低功耗POR电路的工作原理为：电路上电时，上电检测电路工作，当检测到电源电压达到触发电压时，上电检测电路输出一个由低到高的台阶信号，该信号经过延迟的电路及传输门，在E处保持高电平，该电平将上电监测电路中的PMOS管P1管关断，于是上电检测电路输出再由高到低，形成一个正脉冲。经过脉冲展宽电路，产生满足系统要求的POR脉冲宽度。而当电源电压受到外界干扰发生掉电情况的时候，掉电检测电路开始工作，在D点处产生一个由低到高的台阶信号，通过后续反相器，缓冲器，在POR电路的输出产生一个由高到低的台阶信号。
本发明还公开一种集成电路设备，包括上述的超低功耗POR电路。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (7)
1.一种超低功耗POR电路，其特征在于，包括：上电检测电路、脉冲展宽电路、脉冲锁存电路、掉电检测电路和输出缓冲电路；
所述上电检测电路与脉冲展宽电路连接，所述脉冲展宽电路与脉冲锁存电路连接，所述脉冲锁存电路分别连接上电检测电路和缓冲电路，所述掉电检测电路连接脉冲锁存电路。
2.根据权利要求1所述的超低功耗POR电路，其特征在于：所述上电检测电路包括：PMOS管P1、电阻R1、电阻R2、反相器U1以及反相器U2；所述PMOS管P1的源极连接VDD，所述PMOS管P1的漏极连接电阻R1的一端，所述电阻R1的另一端分别连接电阻R2的一端和反相器U1的输入端，所述电阻R2的另一端接地；所述反相器U1的输出端连接反相器U2的输入端，所述反相器U2的输出端与脉冲展宽电路连接。
3.根据权利要求2所述的超低功耗POR电路，其特征在于：所述脉冲展宽电路包括反相器U3和反相器U4；所述反相器U3的输入端连接反相器U2的输出端，所述反相器U3的输出端连接反相器U4的输入端，所述反相器U4的输出端连接脉冲锁存电路。
4.根据权利要求3所述的超低功耗POR电路，其特征在于：所述脉冲锁存电路包括MOS管Q1、MOS管Q2、反相器U5、反相器U6、反相器U7、反相器U8、反相器U9、反相器U10以及NMOS管N1；所述MOS管Q1的漏极和MOS管Q2的漏极连接后与反相器U4的输出端连接，所述MOS管Q1的栅极连接反相器U5的输出端，所述MOS管Q1的源极与MOS管Q2的源极连接后分别连接NMOS管N1的源极和反相器U7的输入端，所述MOS管Q2的栅极分别连接反相器U5的输入端和反相器U6的输出端，所述反相器U7的输出端分别连接反相器U10的输入端、反相器U9的输出端以及反相器U8的输入端，所述反相器U8的输出端连接反相器U6的输入端，所述反相器U10的输出端与反相器U9的输入端、NMOS管N1的栅极以及PMOS管P1的栅极连接，所述NMOS管N1的漏极连接VDD。
5.根据权利要求4所述的超低功耗POR电路，其特征在于：所述输出缓冲电路包括缓冲器，所述缓冲器的输入端连接反相器U10的输出端。
6.根据权利要求4所述的超低功耗POR电路，其特征在于：所述掉电检测电路包括：PMOS管P2、NMOS管N2、MOS管Q3、MOS管Q4、PMOS管P3、NMOS管N3以及NMOS管N4；所述PMOS管P2的源极连接VDD，所述PMOS管P2的漏极分别连接PMOS管P2的栅极、NMOS管N2的栅极、MOS管Q3的源极以及PMOS管P3的源极，所述NMOS管N2的源极和NMOS管N2的漏极以及MOS管Q4的源极连接后接地，所述MOS管Q3的栅极与MOS管Q4的栅极连接后连接VDD，所述MOS管Q3的漏极与MOS管Q4的漏极连接后分别连接NMOS管N3的栅极和NMOS管N4的栅极，所述NMOS管N3的源极与NMOS管N4的源极连接后接地，所述NMOS管N3的漏极连接反相器U7的输入端，所述NMOS管N4的漏极连接反相器U10的输出端，所述PMOS管P3的栅极连接VDD，所述PMOS管P3的漏极连接反相器U10的输入端。
7.一种集成电路设备，其特征在于：包括权利要求1-6任一项所述的超低功耗POR电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111591115.9A CN114337624A (zh) | 2021-12-23 | 2021-12-23 | 超低功耗por电路及集成电路设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111591115.9A CN114337624A (zh) | 2021-12-23 | 2021-12-23 | 超低功耗por电路及集成电路设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114337624A true CN114337624A (zh) | 2022-04-12 |
Family
ID=81054576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111591115.9A Pending CN114337624A (zh) | 2021-12-23 | 2021-12-23 | 超低功耗por电路及集成电路设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114337624A (zh) |
-
2021
- 2021-12-23 CN CN202111591115.9A patent/CN114337624A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7057427B2 (en) | Power on reset circuit | |
| US10267827B2 (en) | Power on detection circuit | |
| US7545186B2 (en) | Reset circuit | |
| US7525353B2 (en) | Brown out detector | |
| CN108958344B (zh) | 基体偏压产生电路 | |
| US6366113B1 (en) | Data receiver | |
| US20190028089A1 (en) | Ultra-low Energy per Cycle Oscillator Topology | |
| CN110837267B (zh) | 一种高可靠性上电复位电路 | |
| US5969549A (en) | Current detection start-up circuit for reference voltage circuit | |
| US9143137B2 (en) | Low voltage CMOS power on reset circuit | |
| US20040041602A1 (en) | Semiconductor device | |
| US6046617A (en) | CMOS level detection circuit with hysteresis having disable/enable function and method | |
| US7078945B2 (en) | Semiconductor device having logic circuit and macro circuit | |
| KR100299816B1 (ko) | 전압발생회로 | |
| CN114337624A (zh) | 超低功耗por电路及集成电路设备 | |
| TWI381172B (zh) | 電源偵測電路、可攜式裝置以及防止資料遺失方法 | |
| US8373446B2 (en) | Power supply detection circuit | |
| JP5971604B2 (ja) | 電圧検出回路 | |
| CN110729999B (zh) | 模式控制电路和设备 | |
| JP5687091B2 (ja) | 電源電圧検出回路 | |
| KR100783368B1 (ko) | 스타트업모듈 | |
| CN118033215A (zh) | 一种电压检测电路、电压检测方法和电子设备 | |
| KR20010081400A (ko) | 내부전원을 사용하는 디램의 파워-업 회로 | |
| JPH10163840A (ja) | 半導体集積回路装置 | |
| KR20030047026A (ko) | 파워-업 신호 발생 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |