TWI381172B - 電源偵測電路、可攜式裝置以及防止資料遺失方法 - Google Patents

電源偵測電路、可攜式裝置以及防止資料遺失方法 Download PDF

Info

Publication number
TWI381172B
TWI381172B TW098118310A TW98118310A TWI381172B TW I381172 B TWI381172 B TW I381172B TW 098118310 A TW098118310 A TW 098118310A TW 98118310 A TW98118310 A TW 98118310A TW I381172 B TWI381172 B TW I381172B
Authority
TW
Taiwan
Prior art keywords
coupled
power
gate
type transistor
circuit
Prior art date
Application number
TW098118310A
Other languages
English (en)
Other versions
TW201043973A (en
Inventor
Ming Hung Tsai
Hsin Chou Lee
Original Assignee
Generalplus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Generalplus Technology Inc filed Critical Generalplus Technology Inc
Priority to TW098118310A priority Critical patent/TWI381172B/zh
Priority to US12/729,661 priority patent/US8085613B2/en
Publication of TW201043973A publication Critical patent/TW201043973A/zh
Application granted granted Critical
Publication of TWI381172B publication Critical patent/TWI381172B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Description

電源偵測電路、可攜式裝置以及防止資料遺失方法
本發明係關於一種可攜式裝置的電池電源檢測電路，更進一步來說，本發明係關於一種電源偵測電路、可攜式裝置以及防止資料遺失方法。
隨著科技的進步，電子技術已經由最早的真空管、電晶體，進展到積體電路晶片。其用途十分的廣泛，也因此，電子產品也漸漸的成為現代人生活中不可或缺的生活必需品。許多的物品已經漸漸的被電子化。電子化的目的，無非是希望能夠讓人們使用上方便。電源存在與否，決定了整個系統是否能正常工作。尤其是利用電池作為電源的可攜式裝置。
以往的可攜式裝置，常用低電壓偵測來決定電源是否已經移除，而電源再次復原，再次由電源回復復位(power on reset，POR)來重新啟動系統。大都需要一固定耗電的低電壓偵測電路，讓系統於低於工作電壓時，能夠保持復位狀態。
第1圖是先前技術中的低電壓偵測電路的電路圖。請參考第1圖，此低電壓偵測電路包括一比較器101、一開關電路102、電阻R101、R102以及一參考電壓產生電路103。為了說明方便，此電路還繪示了一內部電路104以及一電源輸入端105以及電容器C101。開關電路102耦接 在內部電路104以及電源輸入端105之間，內部電路104必須透過開關電路102才能接收到外部電源電壓VSRC。一般來說，開關電路102是用P型電晶體實施。參考電壓產生電路103用以產生參考電壓VREF，一般來說，是用能隙參考電壓電路(Bandgap reference circuit)來實施以產生不隨溫度以及電源漂移的參考電壓。電阻R101以及R102用以對外部電源電壓VSRC進行分壓產生電源分壓VDIV。比較器101的正輸入端接收上述參考電壓VREF，比較器101的負輸入端接收電源分壓VDIV。較特別的是，上述的參考電壓產生電路103以及上述的比較器101的電源都是使用內部電源電壓VKEEP，而非電源輸入端所輸入的外部電源電壓VSRC。
電池的電量隨著使用時間而下降，外部電源電壓VSRC也跟隨者下降。當外部電源電壓VSRC下降到某一個特定電壓時，表示電池快沒電，再繼續使用，電池所供應的外部電源電壓VSRC將會急速下降。此時，比較器101的負輸入端所接收的電源分壓VDIV將會下降到比參考電壓VREF低，因此，比較器101的輸出端輸出的比較信號CP的電壓由負飽和電壓轉為正飽和電壓。開關電路102則緊急被關閉，同時，內部電路104也會根據比較信號，關閉不需要使用的功能區塊。使用者則可以趁此時，趕緊換上新的電池。
對於大部分的系統，這不會有很大的問題。對於有些應用，例如萬用遙控器，目前萬用遙控器的主流仍是使用 靜態隨機存取記憶體作為記憶目前狀態的記憶元件。當電池電量不足時，雖然遙控器的功能被關閉，但是低電壓偵測電路則會固定耗電，因此電容器C101所儲存的電荷，無法維持較久的時間，最後可能導致來不及換電池，靜態隨機存取記憶體的資料就消失。使用者則需要重新定義該萬用遙控器。造成使用上的不便。
本發明的一目的在於提供一種電源偵測電路，適用於可攜式裝置，此電源偵測電路可以達到極低靜態功率消耗，因此可以延長換電池時系統斷電的時間。
本發明的另一目的在於提供一種可攜式裝置，當電池電力不足時，仍可維持較長久的基本供電。
本發明的又一目的在於提供一種防止資料遺失方法，當電池移除時，仍可長時間維持靜態隨機存取記憶體內部的資料不流失。
有鑒於此，本發明之一目的就是在提供一種電源偵測電路，適用於可攜式裝置，此可攜式裝置包括一電源輸入端，此電源偵測電路包括一資料鎖定電路、一放電單元以及一開關電路。資料鎖定電路耦接電源輸入端，用以接收電源輸入端所輸入的電壓。放電單元包括一第一端、一第二端以及一控制端，放電單元的第一端耦接電源輸入端，放電單元的第二端耦接一共接電壓，放電單元的控制端接收一電源偵測訊號，其中，當電源偵測訊號致能時，放電 單元的第一端與放電單元的第二端短路。開關電路包括一第一端、一第二端、一第一控制端以及一第二控制端，開關電路的第一端耦接電源輸入端，開關電路的第一控制端耦接資料鎖定電路，開關電路的第二控制端接收電源偵測訊號。在一測試期間，電源偵測訊號致能，開關電路的第一端與開關電路的第二端開路，若在測試期間內，開關電路的第一控制端所接收到的資料鎖定電路所輸出的電源低下信號由第一狀態轉為第二狀態，則維持開關電路的第一端與開關電路的第二端開路。
本發明另外提出一種可攜式裝置，此可攜式裝置包括一電源輸入端、一功能區塊、一隨機存取記憶體、一微處理器以及一電源偵測電路，其中，微處理器耦接隨機存取記憶體、功能區塊，用以控制功能區塊以及隨機存取記憶體之運作。電源偵測電路包括一資料鎖定電路、一放電單元以及一開關電路。資料鎖定電路耦接電源輸入端，用以接收電源輸入端所輸入的電壓。放電單元包括一第一端、一第二端以及一控制端，放電單元的第一端耦接電源輸入端，放電單元的第二端耦接一共接電壓，放電單元的控制端接收一電源偵測訊號，其中，當電源偵測訊號致能時，放電單元的第一端與放電單元的第二端短路。開關電路包括一第一端、一第二端、一第一控制端以及一第二控制端。開關電路的第一端耦接電源輸入端，開關電路的第一控制端耦接資料鎖定電路，開關電路的第二控制端接收電源偵測訊號，開關電路的第二端耦接隨機存取記憶體、功 能區塊以及微處理器。在一測試期間，電源偵測訊號致能，放電單元的第一端與放電單元的第二端短路，且開關電路的第一端與開關電路的第二端斷路。若在測試期間內，開關電路的第一控制端所接收到的資料鎖定電路所輸出的電源低下信號由第一狀態轉為第二狀態，則維持開關電路的第一端與該開關電路的第二端斷路，且微處理器停止上述功能區塊之運作，減低耗電，維持該開關電路的第二端之電壓，進而避免上述隨機存取記憶體所儲存之資料流失。
依照本發明較佳實施例所述之電源偵測電路以及可攜式裝置，上述資料鎖定電路包括一反相器以及一第一N型電晶體。反相器的輸入端耦接電源輸入端。第一N型電晶體的閘極耦接反相器的輸出端，第一N型電晶體的第一源汲極耦接電源輸入端，第一N型電晶體的第二源汲極耦接共接電壓。另外前述放電單元包括一第二N型電晶體。第二N型電晶體的閘極接收電源偵測訊號，第二N型電晶體的第一源汲極耦接電源輸入端，第二N型電晶體的第二源汲極耦接共接電壓。
依照本發明較佳實施例所述之電源偵測電路以及可攜式裝置，前述開關電路包括一P型電晶體以及一邏輯或閘。P型電晶體的第一源汲極耦接電源輸入端，P型電晶體的第二源汲極為開關電路的第二端。邏輯或閘包括一第一輸入端、一第二輸入端以及一輸出端。邏輯或閘的輸出端耦接P型電晶體的閘極，邏輯或閘的第一輸入端耦接反 相器的輸出端，邏輯或閘的第二輸入端接收電源偵測訊號。同樣道理，前述開關電路也可以包括一P型電晶體以及一邏輯反及閘。P型電晶體的第一源汲極耦接電源輸入端，P型電晶體的第二源汲極為開關電路的第二端。邏輯反及閘包括一第一輸入端、一第二輸入端以及一輸出端，邏輯反及閘的輸出端耦接P型電晶體的閘極，邏輯反及閘的第一輸入端耦接反相器的輸入端，邏輯反及閘的第二輸入端接收電源偵測訊號。
本發明另外提出一種防止資料遺失方法，適用於可攜式裝置，此可攜式裝置包括一隨機存取記憶體、一電源輸入端、一微處理器以及一功能區塊，此方法包括下列步驟：在電源輸入端與一電源中繼端之間設置一開關電路，其中電源輸入端透過電源中繼端耦接隨機存取記憶體、微處理器以及功能區塊，以提供一電源給上隨機存取記憶體、微處理器以及功能區塊；在電源中繼端設置一電容器；在電源輸入端設置一資料鎖定電路；每一預定時間，檢測電源輸入端的一電源電壓，此檢測步驟包括：截止上述開關電路；嘗試將電源輸入端的一電源電壓充放電至一共接電壓；以及判斷資料鎖定電路所輸出的電源低下信號是否改變，其中，當電源輸入端的一電源電壓被充放電至一共接電壓，資料鎖定電路所輸出的電源低下信號被改變；當資料鎖定電路的電源低下信號被改變，則包括下列步驟：持續截止開關電路；以及藉由微處理器，關閉功能區塊。
本發明之精神是在於使用巧妙的組合邏輯電路電池所輸入的外部電源電壓進行電壓偵測，由於一般邏輯電路在理論上並沒有靜態功率消耗，因此可以看到，於電池電源移除，到重新回復電力期間，整個電源偵測電路並不耗電。也因此我們可以用電容來長時間保持寄存器(Register)或/及隨機存取記憶體(RAM)的所儲存的資料。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
第2圖是本發明第一實施例的可攜式裝置的系統電路方塊圖。請參考第2圖，此可攜式裝置包括一電源輸入端201、一功能區塊202、一靜態隨機存取記憶體203、一微處理器204以及本發明實施例的電源偵測電路205。電源偵測電路205包括一資料鎖定電路2052、一放電單元2051以及一開關電路2053。為了讓本發明的實施例能夠為所屬技術領域具有通常知識者能根據本發明的精神實施，在此第2圖中，還額外繪示了一電容器C201、電源偵測訊號SRC_DET、電源低下信號SRC_LOSS、電池電壓VSRC、內部電源電壓VKEEP以及共接電壓VSS。上述的功能區塊202、靜態隨機存取記憶體203以及微處理器204都是以內部電源電壓VKEEP作為電源。
在正常運作時，電源偵測訊號SRC_DET與電源低下信號SRC_LOSS信號皆為失能狀態，開關電路2053為短路狀態，因此，內部電源電壓VKEEP電位可以保持與電池電壓VSRC相同。當開始測試時，微處理器204會發出電源偵測訊號SRC_DET。此時，開關電路2053會被電源偵測訊號SRC_DET控制而斷路，且放電單元2051也會被電源偵測訊號SRC_DET控制而短路。若電池接在電源輸入端201時，放電單元2051無法將電池電壓VSRC下拉到共接電壓VSS，資料鎖定電路2052將不會有任何動作。當電源偵測訊號SRC_DET再次失能時，則開關電路2053回復為短路狀態，放電單元2051回復為斷路狀態，因此，內部電源電壓VKEEP的電位將會保持與電池電壓VSRC相同。
如果電池未接在電源輸入端201，開始測試時，微處理器204會發出電源偵測訊號SRC_DET，電池電壓VSRC會被拉到共接電壓VSS後，資料鎖定電路2052會將VSRC=VSS狀態閂住，並致能電源低下信號SRC_LOSS。另外，開關電路2053會被電源偵測訊號SRC_DET與電源低下信號SRC_LOSS控制斷路。微處理器204收到致能的電源低下信號SRC_LOSS後會立刻將可攜式裝置內所有耗電的功能區塊202與運作全部停止，使可攜式裝置進入停止狀態。此時內部電源電壓VKEEP僅供應給微處理器204以及靜態隨機存取記憶體203，電容器C201可長時間保持VKEEP電位，使電池電壓VSRC不在時，微處理器204的 暫存器以及靜態隨機存取記憶體203所儲存的資料可保持住。當電池再接回去時，則電池電壓VSRC電位會上升，資料鎖定電路2052會改變狀態以解除電源低下信號SRC_LOSS，微處理器204收到失能的電源低下信號SRC_LOSS便會使可攜式裝置回到正常運作。
由上述實施例可以看出，在電源偵測電路205中所使用的元件皆為數位邏輯電路。由於數位邏輯電路的特性理想上來說，是沒有靜態的功率消耗，只有動態功率消耗。因此，上述資料鎖定電路2052將狀態鎖定住之後，便不會在有額外的功率消耗了。換句話說，當電池電壓消失時，除了電源偵測電路205會有極小的漏電流之外，其他不會有任何功率消耗。故存在靜態隨機存取記憶體203的資料可以被長久的保存。反觀先前技術，比較器101、電阻R101、R102與參考電壓產生電路103都會有靜態功率消耗，導致使用者常常會有來不及換電池的情況。上述實施例正好可以改善此缺陷。
為了讓所屬技術領域具有通常知識者能夠實施本發明，以下以更詳細的電路說明本發明的精神。
第3圖是本發明第二實施例的可攜式裝置的系統電路方塊圖。請參考第3圖，在此實施例中，開關電路2053是以一P型金屬氧化物半導體(MOS)場效應電晶體301以及一邏輯或閘302實施。資料鎖定電路2052是以一N型MOS電晶體303以及一反相器304實施。放電單元2051是以一N型MOS電晶體305實施。
同樣的道理，當電源偵測訊號SRC_DET致能，也就 是電源偵測訊號SRC_DET由邏輯低電壓轉為邏輯高電壓時，邏輯或閘302接收到邏輯高電壓，其輸出端也會輸出邏輯高電壓。P型MOS電晶體301的閘極接收到邏輯高電壓，其操作會進入截止區。在此同時，N型MOS電晶體305會被導通。若此時恰好電池被移除，電池電壓VSRC將會被下拉到共接電壓VSS(一般來說，共接電壓是接地電壓)。當電池電壓VSRC被下拉到共接電壓VSS，反相器304的輸出端會輸出邏輯高電壓，換句話說，電源低下信號SRC_LOSS會由邏輯低電壓轉換為邏輯高電壓。N型MOS電晶體303的閘極接收到邏輯高電壓，會持續導通使VSRC被鎖在接地電壓VSS。同時，邏輯或閘302接收到電源低下信號SRC_LOSS的邏輯高電壓，其輸出端將會輸出邏輯高電壓，P型MOS電晶體301便會持續維持在截止區。微處理器204收到電源低下信號SRC_LOSS的邏輯高電壓後會立刻將可攜式裝置內所有耗電的功能區塊202的運作全部停止，使可攜式裝置進入停止狀態。此時內部電源電壓VKEEP僅供應給微處理器204以及靜態隨機存取記憶體203，電容器C201可長時間保持VKEEP電位，使電池電壓VSRC不在時，微處理器204的暫存器以及靜態隨機存取記憶體203所儲存的資料可保持住。
第4圖是本發明第三實施例的可攜式裝置的系統電路方塊圖。請參考第4圖，在此實施例中，開關電路2053是以一P型MOS電晶體401、一邏輯反及閘402以及一反相器403實施。資料鎖定電路2052是以一N型MOS電晶體404以及一反相器405實施。放電單元2051是以一N 型MOS電晶體406實施。
類似第3圖的電路之操作，同樣的，當電源偵測訊號SRC_DET致能，也就是電源偵測訊號SRC_DET由邏輯低電壓轉為邏輯高電壓時，反相器403接收到邏輯高電壓會輸出邏輯低電壓，邏輯反及閘402接收到邏輯低電壓其輸出端會輸出邏輯高電壓。P型MOS電晶體401的閘極接收到邏輯高電壓，其操作會進入截止區。在此同時，N型MOS電晶體406會被導通。若此時恰好電池被移除，電池電壓VSRC將會被下拉到共接電壓VSS(一般來說，共接電壓是接地電壓)。當電池電壓VSRC被下拉到共接電壓VSS，反相器405的輸出端會輸出邏輯高電壓，換句話說，電源低下信號SRC_LOSS會由邏輯低電壓轉換為邏輯高電壓。N型MOS電晶體404的閘極接收到邏輯高電壓，會持續導通使VSRC被鎖在接地電壓VSS。
與第3圖的實施例較不同的是，邏輯反及閘402的另一個輸入端耦接到反相器405的輸入端。當邏輯反及閘402接收到反相器405的輸入端的邏輯低電壓時，其輸出端將會輸出邏輯高電壓，P型MOS電晶體401便會持續維持在截止區。微處理器204收到電源低下信號SRC_LOSS的邏輯高電壓後會立刻將可攜式裝置內所有耗電的功能區塊202的運作全部停止，使可攜式裝置進入停止狀態。此時內部電源電壓VKEEP僅供應給微處理器204以及隨機存取記憶體203，電容器C201可長時間保持VKEEP電位，使電池電壓VSRC不在時，微處理器204的暫存器以及靜態隨機存取記憶體203所儲存的資料可保持 住。
由上述兩個實施例可以知道，資料鎖定電路2052、放電單元2051以及一開關電路2053事實上是可以隨著邏輯設計的不同，而有所改變。例如說，若電源偵測訊號SRC_DET為平時邏輯高電壓，偵測時為邏輯低電壓，則放電單元2051可以設計成一個N型MOS電晶體以及一反相器，其中反相器的輸入端接收電源偵測訊號SRC_DET，反相器的輸出端耦接N型MOS電晶體的閘極，而第4圖的開關電路2053的反相器403則可以移除。因此，上述的邏輯設計，不應用以限制本發明之精神。
另外，由上述幾個實施例，可以歸納成一個防止資料遺失的方法。第5圖是本發明實施例的防止資料遺失的方法之流程圖。請參考第5圖，此方法的步驟如下：
步驟S501：開始。
步驟S502：在電源輸入端與電源中繼端之間設置一開關電路，其中，電源輸入端透過電源中繼端耦接該靜態隨機存取記憶體、該微處理器以及該功能區塊，以提供一電源給該靜態隨機存取記憶體、微處理器以及功能區塊。
步驟S503：在電源中繼端設置一電容器。
步驟S504：在電源輸入端設置一資料鎖定電路。
上述幾個步驟，在上述第2圖到第4圖的實施例已經明顯的教導，在此不予贅述。
步驟S505：開始測試。
步驟S506：截止開關電路。
步驟S507：嘗試將電源輸入端的一電源電壓充放電至 一共接電壓。
步驟S508：判斷資料鎖定電路所輸出的一電源低下信號SRC_LOSS是否改變。一般來說，此資料鎖定電路所輸出的一電源低下信號SRC_LOSS，會隨著電源輸入端的電源電壓的狀態改變。當電源輸入端的一電源電壓充放電至一共接電壓，資料鎖定電路的電源低下信號SRC_LOSS就會例如由邏輯高電壓被改變為邏輯低電壓，或是由原本的邏輯低電壓改變為邏輯高電壓，此為設計的選擇，故在此不予贅述。當判斷為是時，進入步驟S509。當判斷為否，進入步驟S511重新偵測。
步驟S509：當該資料鎖定電路的電源低下信號被改變，則持續截止開關電路。
步驟S510：藉由微處理器，關閉功能區塊。
步驟S511：等待一預定時間，進入步驟S505。
綜上所述，本發明之精神是在於使用巧妙的組合邏輯電路來對電池所輸入的外部電源電壓進行電壓偵測，由於一般邏輯電路在理論上並沒有靜態功率消耗，因此可以看到，於電池被移除，到重新回復電力期間，整個電源偵測電路並不耗電。也因此我們可以用電容來長時間保持寄存器(Register)或/及靜態隨機存取記憶體(SRAM)的所儲存的資料。
在較佳實施例之詳細說明中所提出之具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範 圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
101‧‧‧比較器
102‧‧‧開關電路
R101、R102‧‧‧電阻
103‧‧‧參考電壓產生電路
104‧‧‧內部電路
105、201‧‧‧電源輸入端
C101、C201‧‧‧電容器
VSRC‧‧‧外部電源電壓
VREF‧‧‧參考電壓
VDIV‧‧‧電源分壓
VKEEP‧‧‧內部電源電壓
202‧‧‧功能區塊
203‧‧‧靜態隨機存取記憶體
204‧‧‧微處理器
205‧‧‧電源偵測電路
2051‧‧‧放電單元
2052‧‧‧資料鎖定電路
2053‧‧‧開關電路
SRC_DET‧‧‧電源偵測訊號
SRC_LOSS‧‧‧電源低下信號
VSS‧‧‧共接電壓
301、401‧‧‧P型金屬氧化物半導體場效應電晶體
302‧‧‧邏輯或閘
303、305、404、406‧‧‧N型金屬氧化物半導體場效應電晶體
304、403、405‧‧‧反相器
402‧‧‧邏輯反及閘
S501~S510‧‧‧本發明實施例的步驟
第1圖是先前 技術中的低電壓偵測電路的電路圖。
第2圖是本發明第一實施例的可攜式裝置的系統電路方塊圖。
第3圖是本發明第二實施例的可攜式裝置的系統電路方塊圖。
第4圖是本發明第三實施例的可攜式裝置的系統電路方塊圖。
第5圖是本發明實施例的防止資料遺失的方法之流程圖。
201‧‧‧電源輸入端
202‧‧‧功能區塊
203‧‧‧靜態隨機存取記憶體(SRAM)
204‧‧‧微處理器
205‧‧‧電源偵測電路
2051‧‧‧放電單元
2052‧‧‧資料鎖定電路
2053‧‧‧開關電路
C201‧‧‧電容器
VSRC‧‧‧電池電壓
VKEEP‧‧‧內部電源電壓

Claims (13)

  1. 一種電源偵測電路，適用於可攜式裝置，此可攜式裝置包括一電源輸入端，此電源偵測電路包括：一資料鎖定電路，耦接該電源輸入端，用以接收該電源輸入端所輸入的電壓；一放電單元，包括一第一端、一第二端以及一控制端，該放電單元的第一端耦接該電源輸入端，該放電單元的第二端耦接一共接電壓，該放電單元的控制端接收一電源偵測訊號，其中，當該電源偵測訊號致能時，該放電單元的第一端與該放電單元的第二端短路；以及一開關電路，包括一第一端、一第二端、一第一控制端以及一第二控制端，該開關電路的第一端耦接該電源輸入端，該開關電路的第一控制端耦接該資料鎖定電路，該開關電路的第二控制端接收該電源偵測訊號，其中，在一測試期間，該電源偵測訊號致能，該開關電路的第一端與該開關電路的第二端開路，若在測試期間內，該開關電路的第一控制端所接收到的該資料鎖定電路所輸出的電源低下信號由第一狀態轉為第二狀態，則維持該開關電路的第一端與該開關電路的第二端開路。
  2. 如申請專利範圍第1項所記載之電源偵測電路，其中，前述資料鎖定電路包括：一第一反相器，包括一輸入端以及一輸出端，其中，該第一反相器的輸入端耦接該電源輸入端；以及一第一N型電晶體，包括一閘極、一第一源汲極以及 一第二源汲極，其中，該第一N型電晶體的閘極耦接該第一反相器的輸出端，該第一N型電晶體的第一源汲極耦接該電源輸入端，該第一N型電晶體的第二源汲極耦接該共接電壓。
  3. 如申請專利範圍第2項所記載之電源偵測電路，其中，前述開關電路包括：一P型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端；以及一邏輯或閘，包括一第一輸入端、一第二輸入端以及一輸出端，其中，該邏輯或閘的輸出端耦接該P型電晶體的閘極，該邏輯或閘的第一輸入端耦接該第一反相器的輸出端，該邏輯或閘的第二輸入端接收該電源偵測訊號。
  4. 如申請專利範圍第2項所記載之電源偵測電路，其中，前述開關電路包括：一第二反相器，包括一輸入端以及一輸出端，其中，該第二反相器的輸入端接收該電源偵測訊號；一P型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端；以及一邏輯反及閘，包括一第一輸入端、一第二輸入端以 及一輸出端，其中，該邏輯反及閘的輸出端耦接該P型電晶體的閘極，該邏輯反及閘的第一輸入端耦接該第一反相器的輸入端，該邏輯或閘的第二輸入端耦接該第二反相器的輸出端。
  5. 如申請專利範圍第1項所記載之電源偵測電路，其中，前述放電單元包括：一第二N型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第二N型電晶體的閘極接收該電源偵測訊號，該第二N型電晶體的第一源汲極耦接該電源輸入端，該第二N型電晶體的第二源汲極耦接該共接電壓。
  6. 一種可攜式裝置，包括：一電源輸入端；一功能區塊；一隨機存取記憶體；一微處理器，耦接該隨機存取記憶體、該功能區塊，用以控制該功能區塊以及該隨機存取記憶體之運作；以及一電源偵測電路，包括：一資料鎖定電路，耦接該電源輸入端，用以接收該電源輸入端所輸入的電壓；一放電單元，包括一第一端、一第二端以及一控制端，該放電單元的第一端耦接該電源輸入端，該放電單元的第二端耦接一共接電壓，該放電單元的控制端接收一電源偵測訊號，其中，當該電源偵測訊號致 能時，該放電單元的第一端與該放電單元的第二端短路；以及一開關電路，包括一第一端、一第二端、一第一控制端以及一第二控制端，該開關電路的第一端耦接該電源輸入端，該開關電路的第一控制端耦接該資料鎖定電路，該開關電路的第二控制端接收該電源偵測訊號，該開關電路的第二端耦接該隨機存取記憶體、該功能區塊以及該微處理器，其中，在一測試期間，該電源偵測訊號致能，該放電單元的第一端與該放電單元的第二端短路，且該開關電路的第一端與該開關電路的第二端斷路，若在測試期間內，該開關電路的第一控制端所接收到的該資料鎖定電路所輸出的一電源低下信號由第一狀態轉為第二狀態，則維持該開關電路的第一端與該開關電路的第二端斷路，且微處理器停止該功能區塊之運作以避免該隨機存取記憶體所儲存之資料流失。
  7. 如申請專利範圍第6項所記載之可攜式裝置，其中，前述資料鎖定電路包括：一第一反相器，包括一輸入端以及一輸出端，其中，該第一反相器的輸入端耦接該電源輸入端；以及一第一N型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第一N型電晶體的閘極耦接該第一反相器的輸出端，該第一N型電晶體的第一源汲極耦接該電源輸入端，該第一N型電晶體的第二源汲極耦接該共 接電壓。
  8. 如申請專利範圍第7項所記載之可攜式裝置，其中，前述開關電路包括：一P型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端；以及一邏輯或閘，包括一第一輸入端、一第二輸入端以及一輸出端，該邏輯或閘的輸出端耦接該P型電晶體的閘極，該邏輯或閘的第一輸入端耦接該第一反相器的輸出端，該邏輯或閘的第二輸入端接收該電源偵測訊號。
  9. 如申請專利範圍第7項所記載之可攜式裝置，其中，前述開關電路包括：一第二反相器，包括一輸入端以及一輸出端，其中，該第二反相器的輸入端接收該電源偵測訊號；一P型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端；以及一邏輯反及閘，包括一第一輸入端、一第二輸入端以及一輸出端，其中，該邏輯反及閘的輸出端耦接該P型電晶體的閘極，該邏輯反及閘的第一輸入端耦接該第一反相器的輸入端，該邏輯或閘的第二輸入端耦接該第二反相器 的輸出端。
  10. 如申請專利範圍第6項所記載之可攜式裝置，其中，前述放電單元包括：一第二N型電晶體，包括一閘極、一第一源汲極以及一第二源汲極，其中，該第二N型電晶體的閘極接收該電源偵測訊號，該第二N型電晶體的第一源汲極耦接該電源輸入端，該第二N型電晶體的第二源汲極耦接該共接電壓。
  11. 一種防止資料遺失方法，適用於一可攜式裝置，該可攜式裝置包括一隨機存取記憶體、一電源輸入端、一微處理器以及一功能區塊，該方法包括：在該電源輸入端與一電源中繼端之間設置一開關電路，其中該電源輸入端透過該電源中繼端耦接該隨機存取記憶體、該微處理器以及該功能區塊，以提供一電源給該隨機存取記憶體、該微處理器以及該功能區塊；在該電源中繼端設置一電容器；在電源輸入端設置一資料鎖定電路；每一預定時間，檢測該電源輸入端的一電源電壓，該檢測步驟包括：截止該開關電路；嘗試將該電源輸入端的一電源電壓充放電至一共接電壓；以及判斷該資料鎖定電路所輸出的一電源低下信號是否改變，其中，當該電源輸入端的一電源電壓充放 電至一共接電壓，該資料鎖定電路的電源低下信號被改變；當該資料鎖定電路的電源低下信號被改變，則：持續截止該開關電路；以及藉由該微處理器，關閉該功能區塊。
  12. 如申請專利範圍第11項所記載之防止資料遺失方法，其中前述資料鎖定電路包括一第一反相器以及一第一N型電晶體，其中該第一反相器的輸入端耦接該電源輸入端，且該第一N型電晶體的閘極耦接該第一反相器的輸出端，該第一N型電晶體的第一源汲極耦接該電源輸入端，該第一N型電晶體的第二源汲極耦接該共接電壓，其中，該開關電路包括一P型電晶體以及一邏輯或閘，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端，該邏輯或閘的輸出端耦接該P型電晶體的閘極，該邏輯或閘的第一輸入端耦接該第一反相器的輸出端，該邏輯或閘的第二輸入端接收該電源偵測訊號，其中：當該電源偵測訊號為邏輯高電壓時，檢測該電源輸入端的一電源電壓；以及當該第一反相器的輸出端所輸出的電源低下信號轉為邏輯高電壓，持續截止該開關電路以及藉由該微處理器，關閉該功能區塊。
  13. 如申請專利範圍第11項所記載之防止資料遺失方法，其中前述資料鎖定電路包括一第一反相器以及一第一N型電晶體，其中該第一反相器的輸入端耦接該電源輸入端，且該第一N型電晶體的閘極耦接該第一反相器的輸出端，該第一N型電晶體的第一源汲極耦接該電源輸入端，該第一N型電晶體的第二源汲極耦接該共接電壓，其中，該開關電路包括一第二反相器、一P型電晶體以及一邏輯反及閘，該第二反相器的輸入端接收該電源偵測訊號，該P型電晶體的第一源汲極耦接該電源輸入端，該P型電晶體的第二源汲極為該開關電路的第二端，該邏輯反及閘的輸出端耦接該P型電晶體的閘極，該邏輯反及閘的第一輸入端耦接該第一反相器的輸入端，該邏輯反及閘的第二輸入端耦接該第二反相器的輸出端，其中：當該電源偵測訊號為邏輯高電壓時，檢測該電源輸入端的一電源電壓；以及當該第一反相器的輸入端的電源低下信號轉為邏輯高電壓，持續截止該開關電路以及藉由該微處理器，關閉該功能區塊。
TW098118310A 2009-06-03 2009-06-03 電源偵測電路、可攜式裝置以及防止資料遺失方法 TWI381172B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098118310A TWI381172B (zh) 2009-06-03 2009-06-03 電源偵測電路、可攜式裝置以及防止資料遺失方法
US12/729,661 US8085613B2 (en) 2009-06-03 2010-03-23 Power detecting circuit, portable device and method for preventing data loss

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098118310A TWI381172B (zh) 2009-06-03 2009-06-03 電源偵測電路、可攜式裝置以及防止資料遺失方法

Publications (2)

Publication Number Publication Date
TW201043973A TW201043973A (en) 2010-12-16
TWI381172B true TWI381172B (zh) 2013-01-01

Family

ID=43300653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098118310A TWI381172B (zh) 2009-06-03 2009-06-03 電源偵測電路、可攜式裝置以及防止資料遺失方法

Country Status (2)

Country Link
US (1) US8085613B2 (zh)
TW (1) TWI381172B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002486A1 (de) * 2011-01-05 2012-07-05 BSH Bosch und Siemens Hausgeräte GmbH Schaltungsanordnung und Verfahren zum Bereitstellen einer elektrischen Betriebsspannung für einen elektrischen Verbraucher eines Haushaltsgeräts und Haushaltsgerät
DE102011054729B4 (de) * 2011-10-21 2013-12-19 Nsm-Löwen Entertainment Gmbh Unterhaltungsspielgerät
US9230613B2 (en) * 2012-04-16 2016-01-05 Nanya Technology Corp. Power up detecting system
US9182780B2 (en) 2012-05-16 2015-11-10 Broadcom Corporation Power management unit including a signal protection circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003307555A (ja) * 2002-04-15 2003-10-31 Fujitsu Ltd 残量予測方法、アナログ−デジタル変換回路、充電制御方法、電池パック、半導体装置及び電池パックを内蔵した携帯型機器
TW200408819A (en) * 2002-11-28 2004-06-01 Ind Tech Res Inst Method for recognizing the rated capacity of lithium battery
US20070222301A1 (en) * 2001-10-22 2007-09-27 Apple Inc. Methods and apparatus for charging a battery in a peripheral device
US20080012570A1 (en) * 2006-07-17 2008-01-17 O2Micro, Inc. Monitoring battery cell voltage

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558551B1 (ko) * 2003-12-22 2006-03-10 삼성전자주식회사 불휘발성 메모리 소자에서의 전원 검출장치 및 그에 따른검출방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222301A1 (en) * 2001-10-22 2007-09-27 Apple Inc. Methods and apparatus for charging a battery in a peripheral device
JP2003307555A (ja) * 2002-04-15 2003-10-31 Fujitsu Ltd 残量予測方法、アナログ−デジタル変換回路、充電制御方法、電池パック、半導体装置及び電池パックを内蔵した携帯型機器
TW200408819A (en) * 2002-11-28 2004-06-01 Ind Tech Res Inst Method for recognizing the rated capacity of lithium battery
US20080012570A1 (en) * 2006-07-17 2008-01-17 O2Micro, Inc. Monitoring battery cell voltage

Also Published As

Publication number Publication date
US8085613B2 (en) 2011-12-27
TW201043973A (en) 2010-12-16
US20100309743A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US7525353B2 (en) Brown out detector
US9811062B2 (en) Power supply switching circuit, electronic device, and control method of power supply switching circuit
KR101364795B1 (ko) 저전력 슬립 모드 동작을 갖는 파워 업 회로
US6367024B1 (en) Low power power-on reset circuitry having dual states
US7952402B2 (en) Power-up control for very low-power systems
JP4820571B2 (ja) 半導体装置
CN107272856B (zh) 低功率复位电路
US10536139B2 (en) Charge-saving power-gate apparatus and method
US7768331B1 (en) State-retentive master-slave flip flop to reduce standby leakage current
US9728232B2 (en) System and method for automatic detection of power up for a dual-rail circuit
US8253453B2 (en) Brown-out detection circuit
TWI381172B (zh) 電源偵測電路、可攜式裝置以及防止資料遺失方法
JPH06245409A (ja) 電源損失センサ
US6781909B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
TWI425228B (zh) 具有電源閘邏輯之低功率位準敏感掃描設計閂鎖之方法及系統
US5686848A (en) Power-up/power-down reset circuit for low voltage interval
US6812751B2 (en) Low standby current power-on reset circuit
KR101567999B1 (ko) 로우 스윙 동적 회로 및 그 동작 방법
TWI477075B (zh) A power supply reset circuit with zero standby current consumption
JP5971604B2 (ja) 電圧検出回路
US20010045848A1 (en) Power-up stable signal detection circuit
TW201508461A (zh) 電源供應系統
CN114337624A (zh) 超低功耗por电路及集成电路设备
KR20020002542A (ko) 파워 온 리셋 회로
JP2007171133A (ja) 電源監視回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees