JP2020014163A - 回路装置、発振器、電子機器及び移動体 - Google Patents

Abstract

【課題】スタンバイモードにおいてパワーオンリセット回路の動作を停止させることで、スタンバイモードにおける回路装置の消費電流を低減することが可能な回路装置、発振器、電子機器及び移動体等を提供すること。【解決手段】回路装置１００は、クロック信号を出力する第１モード、及びクロック信号を出力しない第２モードを有する。回路装置１００は、発振回路１０と、発振回路１０の特性調整データが記憶される不揮発性メモリー４０と、リセット信号ＸＰＯＲＢを生成するリセット回路７０と、リセット信号ＸＰＯＲＢがアクティブから非アクティブになったとき、不揮発性メモリー４０から特性調整データがロードされる記憶回路６０と、を含む。リセット回路７０は、第２モードから第１モードに移行したときに、リセット信号ＸＰＯＲＢをアクティブから非アクティブにする。【選択図】 図３

Description

本発明は、回路装置、発振器、電子機器及び移動体等に関する。

回路装置に電源が投入された際に回路装置をリセット解除するパワーオンリセット回路が知られている。また、回路装置のリセットが解除された際に、回路装置の設定データを不揮発性メモリーからレジスターにロードすることで、回路装置を初期化する手法が知られている。また、端子等から入力されるイネーブル信号に基づいて、回路装置をスタンバイモードに設定することで、回路装置の消費電流を低減する手法が知られている。

例えば特許文献１には、発振装置をスタンバイモードから復帰させる技術が開示されている。特許文献１において、発振装置は、発振器コアと、発振器コアに接続された容量性ローディングユニットと、メモリー装置と、を含む。メモリー装置は、第１のメモリーユニットと、第２のメモリーユニットと、を含み、容量性ローディングユニットに接続される。第１のメモリーユニットは、発振装置の始動期間中に、静電容量値を制御するために容量性ローディングユニットに供給される第１の値を格納する。第２のメモリーユニットは、発振装置の動作期間中に、静電容量値を制御するために容量性ローディングユニットに供給される第２の値を格納する。これにより、始動制御が柔軟であり、発振器を待機モードヘ頻繁に切り替えられるようにするための複雑さを低減する。

特表２００９−５１７９０５号公報

スタンバイモードにおいて回路装置の動作が停止されるため消費電流を低減できる。しかし、スタンバイモードにおいてパワーオンリセット回路の動作を停止させると、瞬停などの異常が生じた場合に回路装置がリセットされないという課題がある。瞬停は、回路装置に供給される電源電圧が一時的に低下する現象である。スタンバイモードにおいて瞬停が発生した場合、レジスターに記憶された設定データが壊れるおそれがあるが、回路装置がリセットされないので不揮発性メモリーから設定データがリロードされない。このため、スタンバイモードから復帰した際に、不適切な設定データによって回路装置の動作が再開されるおそれがある。

スタンバイモードにおいて消費電流を低減するためには、パワーオンリセット回路の動作を停止させることが望ましいが、上記の理由によってパワーオンリセット回路の動作を停止させることができなかった。

本発明の一態様は、クロック信号を出力する第１モード、及びクロック信号を出力しない第２モードを有する回路装置であって、前記クロック信号を生成する発振回路と、前記発振回路の特性調整データが記憶される不揮発性メモリーと、リセット信号を生成するリセット回路と、前記リセット信号がアクティブから非アクティブになったとき、前記不揮発性メモリーから前記特性調整データがロードされる記憶回路と、を含み、前記リセット回路は、前記第２モードから前記第１モードに移行したとき、前記リセット信号をアクティブから非アクティブにする回路装置に関係する。

電源投入時の動作を説明するためのリセット回路の回路図。 電源投入時のリセット回路の動作を説明する波形図。 本実施形態における回路装置の構成例。 本実施形態におけるリセット回路の詳細な構成例。 本実施形態におけるリセット回路の動作を説明する波形図。 発振器の構成例。 温度補償回路の詳細な構成例。 電子機器の構成例。 移動体の例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置

まず、回路装置に電源が投入された際に回路装置をリセット解除するリセット回路の動作を説明する。図１は、リセット回路８０の回路図である。図２は、リセット回路８０の動作を説明する波形図である。

図１に示すように、リセット回路８０は、電圧ＶＤＥＴＡを生成する電圧生成回路８１と、基準電圧ＶＲＡを生成する基準電圧生成回路８２と、電圧ＶＤＥＴＡと基準電圧ＶＲＡとを比較するコンパレーター８３と、を含む。電圧生成回路８１は、トランジスターＴＰＡ１と、抵抗ＲＡ１、ＲＡ２と、を含む。基準電圧生成回路８２は、トランジスターＴＰＡ２、ＴＰＡ３と、電流源ＩＢＡと、バイポーラートランジスターＢＰＡと、抵抗ＲＡ３とを含む。トランジスターＴＰＡ１〜ＴＰＡ３はＰ型トランジスターである。

トランジスターＴＰＡ２、ＴＰＡ３及び電流源ＩＢＡは、カレントミラー回路を構成している。図２に示すように、リセット回路８０に供給される電源電圧ＶＤＤが上昇していくと、トランジスターＴＰＡ３に流れるミラー電流が徐々に増加していき、基準電圧ＶＲＡが上昇していく。基準電圧ＶＲＡは、バイポーラートランジスターＢＰＡのベース−エミッター間電圧と、抵抗ＲＡ３の電圧降下とにより決まる電圧まで、上昇する。

トランジスターＴＰＡ１のゲートには基準電圧ＶＲＡが入力される。トランジスターＴＰＡ１のしきい値電圧をＶｔｈｐとする。電源電圧ＶＤＤがＶＲＡ＋Ｖｔｈｐに達すると、トランジスターＴＰＡ１がオンになり、電圧ＶＤＥＴＡが上昇し始める。電圧ＶＤＥＴＡは、抵抗ＲＡ１、ＲＡ２により電源電圧ＶＤＤが分割された電圧である。電圧ＶＤＥＴＡが基準電圧ＶＲＡを超えたときコンパレーター８３の出力信号がローレベルからハイレベルに遷移する。この出力信号がリセット信号ＸＰＯＲＡである。リセット信号ＸＰＯＲＡは、リセット回路８０を含む回路装置のリセット信号である。即ち、リセット信号ＸＰＯＲＡがローレベルのとき、回路装置がリセット状態となり、リセット信号ＸＰＯＲＡがハイレベルのとき、回路装置がリセット解除状態となる。リセット状態は、回路装置の非動作状態である。リセット解除状態は、リセット状態が解除された状態、即ち回路装置の動作状態である。

図３で後述するように、本実施形態の回路装置では制御信号ＥＮに基づいて通常動作モードとスタンバイモードとを切り替える。制御信号ＥＮをイネーブル信号とも呼ぶ。スタンバイモードにおいて、発振回路１０などのアナログ回路がディセーブル状態に設定されることで、スタンバイモードにおける消費電流が低減される。このような回路装置にリセット回路８０を適用したとする。リセット回路８０は制御信号ＥＮにより制御されないので、スタンバイモードにおいてもリセット回路８０の動作はイネーブルとなっている。このため、スタンバイモードにおいてもリセット回路８０に消費電流が流れるので、その分だけスタンバイモードにおける消費電流が増加してしまう。

一方、スタンバイモードにおいてリセット回路８０をディセーブル状態に設定できるようにリセット回路８０を構成したとする。しかしながら、スタンバイモードにおいて、記憶回路６０に記憶された設定データが不正確なデータに書き換わる可能性がある。例えば、瞬停又はノイズ等によって設定データが不正確なデータに書き換わることが想定される。発振回路１０は、記憶回路６０に記憶された設定データに基づいて動作しているため、スタンバイモードから復帰した際に発振回路１０が不正確な設定データに基づいて動作するおそれがある。

図３は、本実施形態の回路装置１００の構成例である。回路装置１００は、不揮発性メモリー４０と記憶回路６０と発振回路１０とリセット回路７０と端子Ｔ１、Ｔ２とを含む。回路装置１００は、発振回路１０によりクロック信号を生成する回路装置である。回路装置１００は、例えば集積回路装置である。回路装置１００が集積回路装置である場合、端子Ｔ１、Ｔ２は、半導体基板に形成されるパッド、又は半導体基板が収容されるパッケージの端子である。

不揮発性メモリー４０は、不揮発性の記憶装置であり、電源が非供給でもデータを保持して記憶できる装置である。不揮発性メモリー４０は、メモリーセルアレイとドライバー回路とリードライト回路などを含む。メモリーセルアレイには、複数のメモリーセル、複数のワード線、複数のビット線、複数のソース線などが配置される。ドライバー回路は、ワード線の選択等を行って、ワード線やソース線の駆動を行う。リードライト回路は、ビット線に接続され、データの読み出しや書き込みを行う。

不揮発性メモリー４０は、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリーなどである。ＥＥＰＲＯＭは例えばフローティングゲート型のメモリーセルなどにより実現できる。フラッシュメモリーは、例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）のメモリーセルなどにより実現できる。或いは不揮発性メモリー４０は、ヒューズセルを用いたメモリーであってもよい。このタイプのメモリーでは、メモリーセルであるヒューズセルが、抵抗素子と、抵抗素子に直列接続されるセレクター素子を含む。セレクター素子は例えばＰＮ接合のダイオードである。但しセレクター素子はＭＯＳのトランジスターであってもよい。例えば抵抗素子の一端は、ビット線に接続され、抵抗素子の他端はダイオードのアノードに接続される。ダイオードのカソードはワード線に接続される。ヒューズ素子として機能する抵抗素子は、抵抗値が可変のプログラマブル抵抗である。例えば抵抗素子は、抵抗値が高いポリ抵抗と、ポリ抵抗の上層に形成され、抵抗値が低いシリサイドを有する。そしてシリサイドに大電流を流すことでシリサイドを溶断して、抵抗素子の抵抗値を低い抵抗値から高い抵抗値に変化させることで、メモリーセルであるヒューズセルにデータを記憶させる。

記憶回路６０は、揮発性の記憶回路であり、電源が供給されているときにデータを保持して記憶できる回路である。記憶回路６０は、例えばレジスターである。或いは、記憶回路６０は、ＳＲＡＭ（Static Random Access Memory）又はＤＲＡＭ（Dynamic Random Access Memory）等の揮発性メモリーであってもよい。記憶回路６０がレジスターである場合、記憶回路６０は、データを記憶する複数のラッチ回路と、アドレスをデコードすることでアクセス対象のラッチ回路を選択するアドレスデコーダーと、を含む。記憶回路６０が揮発性メモリーである場合、記憶回路６０は、複数のワード線と、複数のビット線と、複数のメモリーセルと、を含む。また記憶回路６０は、ワード線を選択するワード線選択回路と、メモリーセルからのデータの読み出しを行う読み出し回路と、メモリーセルへのデータの書き込み制御を行う書き込み回路と、を含むことができる。

発振回路１０は、発振信号を生成する回路である。例えば、振動子を発振させることで発振信号を生成する回路である。発振回路１０としては、ＳＰＸＯ（Simple Packaged Crystal Oscillator）における発振回路、又はＴＣＸＯ（Temperature Compensated Crystal Oscillator）における発振回路などである。発振回路１０がＴＣＸＯにおける発振回路である場合、発振回路１０はＶＣＯである。この場合、回路装置１００は温度補償回路を含み、温度補償回路がＶＣＯの制御電圧を生成することで発振周波数の温度特性を補償する。

リセット回路７０は、パワーオンリセット回路である。即ち、リセット回路７０は、回路装置１００に電源が投入されたときに回路装置１００をリセットする。具体的には、リセット回路７０は、端子Ｔ１に入力された電源電圧ＶＤＤが所定電圧を超えたときに、リセット信号ＸＰＯＲＢをアクティブから非アクティブに遷移させる。リセット信号ＸＰＯＲＢがアクティブのとき、回路装置１００がリセット状態に設定され、リセット信号ＸＰＯＲＢが非アクティブのとき、回路装置１００がリセット解除状態に設定される。なお、アクティブを第１論理レベルとも呼び、非アクティブを第２論理レベルとも呼ぶ。

制御端子Ｔ２には、制御信号ＥＮが入力される。制御信号ＥＮは、回路装置１００に電源が供給されている状態において、回路装置１００の通常動作モードとスタンバイモードとを切り替える信号である。制御信号ＥＮがアクティブのとき回路装置１００は通常動作モードに設定され、制御信号ＥＮが非アクティブのとき回路装置１００はスタンバイモードに設定される。スタンバイモードは、端子Ｔ１に電源電圧ＶＤＤが供給されている状態において、回路装置１００の動作が停止された状態である。具体的には、スタンバイモードにおいて発振回路１０及びリセット回路７０がディセーブル状態に設定される。ディセーブル状態は、回路の消費電流が低減された状態である。具体的には、ディセーブル状態は、電源ラインから回路への電流供給が遮断されることで、回路の動作が停止された状態である。なお、ディセーブル状態において回路への電流供給が完全に遮断される必要はなく、通常動作モードにおける回路の消費電流よりもディセーブル状態における回路の消費電流が低減されていればよい。

以下、回路装置１００の動作を説明する。不揮発性メモリー４０には発振回路１０の特性調整データが設定データとして記憶されている。例えば、回路装置１００の製造時、或いは回路装置１００を含む電子機器の製造時などにおいて、不揮発性メモリー４０に特性調整データが書き込まれる。回路装置１００に電源が投入されると、リセット回路７０がリセット信号ＸＰＯＲＢをアクティブから非アクティブに遷移させる。このとき、不揮発性メモリー４０から特性調整データが読み出され、その特性調整データが記憶回路６０に格納される。発振回路１０は、記憶回路６０に記憶された特性調整データに基づいて動作する。

特性調整データは、発振回路１０の特性を調整するためのデータである。例えば、発振回路１０がＴＣＸＯにおける発振回路である場合、特性調整データは、温度補償回路における補償関数のパラメーターである。補償関数のパラメーターが設定されることで、発振回路１０の発振周波数の温度特性が調整される。このパラメーターは温度補償データとして不揮発性メモリー４０に記憶される。或いは、特性調整データは、発振回路１０が出力するクロック信号の周波数を設定するデータであってもよい。発振回路１０は、発振信号を分周する分周回路、或いは発振信号を逓倍するＰＬＬ回路等を含んでもよい。特性調整データは、分周回路の分周比、或いはＰＬＬ回路の逓倍率を設定するデータであってもよい。

上述したように、リセット回路７０は、スタンバイモードにおいてディセーブル状態に設定される。このとき、リセット回路７０は、アクティブのリセット信号ＸＰＯＲＢを出力し、回路装置１００はリセット状態となる。スタンバイモードから通常動作モードに移行したとき、リセット回路７０は、リセット信号ＸＰＯＲＢをアクティブから非アクティブにする。これにより、回路装置１００はリセット状態からリセット解除状態に遷移する。

本実施形態によれば、スタンバイモードから通常動作モードに移行したとき、リセット回路７０が、リセット信号ＸＰＯＲＢをアクティブから非アクティブにする。これにより、不揮発性メモリー４０から記憶回路６０に特性調整データがリロードされるので、スタンバイモードから復帰した際に、正しい特性調整データに基づいて発振回路１０が動作できる。即ち、スタンバイモードにおいて、瞬停などの異常によって記憶回路６０の記憶内容が壊れたとしても、スタンバイモードから復帰した際に正しい特性調整データが記憶回路６０にリロードされる。

また、このようなリロード機能を設けたことで、スタンバイモードにおいてリセット回路７０をディセーブル状態にすることが可能となる。これにより、スタンバイモードにおいて発振回路１０及びリセット回路７０の消費電流が低減され、スタンバイモードにおける消費電流を低減できる。

なお、上記では制御端子Ｔ２から入力される制御信号ＥＮに基づいて通常動作モードとスタンバイモードが切り替えられる場合を説明したが、本発明の適用対象はこれに限定されない。通常動作モードモードは、広義には、回路装置１００がクロック信号を出力する第１モードであってもよい。またスタンバイモードは、広義には、回路装置１００に電源が供給されている状態において、回路装置１００がクロック信号を出力しない第２モードであってもよい。また、第１モードと第２モードを切り替える信号は、回路装置１００の外部から入力される信号に限定されず、回路装置１００の内部で生成された信号であってもよい。

２．リセット回路

図４は、リセット回路７０の詳細な構成例である。リセット回路７０は、第１電圧ＶＤＥＴＢを生成する電圧生成回路７１と、基準電圧ＶＲＢを生成する基準電圧生成回路７２と、第１電圧ＶＤＥＴＢと基準電圧ＶＲＢとを比較するコンパレーター７３と、キャパシターＣＢと、第１信号線ＬＢ１と、第２信号線ＬＢ２と、を含む。

電圧生成回路７１は、トランジスターＴＰＢ１、ＴＰＢ４と、抵抗ＲＢ１、ＲＢ２と、を含む。トランジスターＴＰＢ１、ＴＰＢ４はＰ型トランジスターである。

トランジスターＴＰＢ４のソースは電源電圧ＶＤＤのノードに接続され、トランジスターＴＰＢ４のドレインはトランジスターＴＰＢ１のソースに接続される。トランジスターＴＰＢ４のゲートには、制御信号ＥＮの論理反転信号である信号ＸＥＮが入力される。トランジスターＴＰＢ１のドレインは抵抗ＲＢ１の一端に接続される。トランジスターＴＰＢ１のゲートには基準電圧ＶＲＢが入力される。抵抗ＲＢ１の他端は抵抗ＲＢ２の一端に接続され、この抵抗ＲＢ１の他端が電圧生成回路７１の出力ノードとなる。抵抗ＲＢ２の他端は、接地電圧ＶＳＳのノードに接続される。

なお、ＶＤＤは広義には高電位側電源電圧であり、ＶＳＳは広義には低電位側電源電圧である。即ち、ＶＤＤがＶＳＳより高い電圧であればよく、ＶＳＳは接地電圧に限定されない。

基準電圧生成回路７２は、トランジスターＴＰＢ２、ＴＰＢ３、ＴＰＢ５、ＴＮＢと、電流源ＩＢＢと、バイポーラートランジスターＢＰＢと、抵抗ＲＢ３とを含む。トランジスターＴＰＢ２、ＴＰＢ３、ＴＰＢ５はＰ型トランジスターであり、トランジスターＴＮＢは、Ｎ型トランジスターである。

トランジスターＴＰＢ２とトランジスターＴＰＢ３はカレントミラー回路を構成している。具体的には、電流源ＩＢＢがトランジスターＴＰＢ２に電流を流し、その電流がトランジスターＴＰＢ３にミラーされる。トランジスターＴＰＢ５のソースは電源電圧ＶＤＤのノードに接続され、トランジスターＴＰＢ５のドレインはトランジスターＴＰＢ２、ＴＰＢ３のゲートに接続される。トランジスターＴＮＢのドレインは電流源ＩＢＢに接続され、トランジスターＴＮＢのソースは接地電圧ＶＳＳのノードに接続される。トランジスターＴＮＢのゲートには制御信号ＥＮが入力される。バイポーラートランジスターＢＰＢのエミッターはトランジスターＴＰＢのドレインに接続され、エミッターに接続されるノードが基準電圧生成回路７２の出力ノードとなる。バイポーラートランジスターＢＰＢのバースはバイポーラートランジスターＢＰＢのコレクター及び抵抗ＲＢ３の一端に接続される。抵抗ＲＢ３の他端は接地電圧ＶＳＳのノードに接続される。

キャパシターＣＢの一端は、第１信号線ＬＢ１に接続され、キャパシターＣＢの他端は、接地電圧ＶＳＳのノードに接続される。

なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は、信号線や能動素子等を介した接続であってもよい。

第１信号線ＬＢ１は、電圧生成回路７１の出力ノードとコンパレーター７３の第１入力ノードとを接続する。第１入力ノードは例えば非反転入力ノードである。第２信号線ＬＢ２は、基準電圧生成回路７２の出力ノードとコンパレーター７３の第２入力ノードとを接続する。第２入力ノードは例えば反転入力ノードである。

コンパレーター７３は、第１入力ノードに入力される第１電圧ＶＤＥＴＢと、第２入力ノードに入力される基準電圧ＶＲＢとを比較する。ＶＤＥＴＢ＜ＶＲＢのとき、コンパレーター７３は、アクティブのリセット信号ＸＰＯＲＢを出力し、ＶＤＥＴＢ＞ＶＲＢのとき、コンパレーター７３は、非アクティブのリセット信号ＸＰＯＲＢを出力する。コンパレーター７３は、制御信号ＥＮがアクティブのときイネーブル状態に設定され、制御信号ＥＮが非アクティブのときディセーブル状態に設定される。コンパレーター７３は、電源電圧ＶＤＤのノードから接地電圧ＶＳＳのノードへの電流経路を遮断するためのスイッチを含む。ディセーブル状態において、そのスイッチがオフになることで、コンパレーター７３内において電源電圧ＶＤＤのノードから接地電圧ＶＳＳのノードへ流れる電流が遮断される。これにより、ディセーブル状態においてコンパレーター７３の動作が停止される。

図５は、リセット回路７０の動作を説明する波形図である。電源投入時において制御信号ＥＮはアクティブであり、電源電圧ＶＤＤと同じ信号レベルであるとする。即ち、電源電圧ＶＤＤの上昇と共に、制御信号ＥＮの信号レベルが上昇していく。

リセット回路７０に供給される電源電圧ＶＤＤが上昇していくと、トランジスターＴＰＢ３に流れるミラー電流が徐々に増加していき、基準電圧ＶＲＢが上昇していく。基準電圧ＶＲＢは、バイポーラートランジスターＢＰＢのベース−エミッター間電圧と、抵抗ＲＢ３の電圧降下とにより決まる電圧まで、上昇する。

トランジスターＴＰＢ１のゲートには基準電圧ＶＲＢが入力される。トランジスターＴＰＢ１のしきい値電圧をＶｔｈｐとする。電源電圧ＶＤＤがＶＲＢ＋Ｖｔｈｐに達すると、トランジスターＴＰＢ１がオンになり、第１電圧ＶＤＥＴＢが上昇し始める。第１電圧ＶＤＥＴＢは、抵抗ＲＢ１、ＲＢ２により電源電圧ＶＤＤが分割された電圧である。第１電圧ＶＤＥＴＢが基準電圧ＶＲＢを超えたときコンパレーター７３の出力信号がローレベルからハイレベルに遷移する。この出力信号がリセット信号ＸＰＯＲＢである。なお、図５のリセット信号ＸＰＯＲＢにおいて、ローレベルがアクティブに対応し、ハイレベルが非アクティブに対応する。

制御信号ＥＮがハイレベルからローレベルになると、トランジスターＴＰＢ４がオフになり、第１電圧ＶＤＥＴＢが接地電圧ＶＳＳとなる。また、トランジスターＴＰＢ５がオンになり、トランジスターＴＮＢがオフになる。これにより、トランジスターＴＰＢ２、ＴＰＢ３がオフになるので、基準電圧ＶＲＢが接地電圧ＶＳＳとなる。なお、図５の制御信号ＥＮにおいて、ハイレベルがアクティブに対応し、ローレベルが非アクティブに対応する。制御信号ＥＮがローレベルのときコンパレーター７３はディセーブル状態であり、コンパレーター７３はハイレベルのリセット信号ＸＰＯＲＢを出力する。即ち、制御信号ＥＮが非アクティブのとき、回路装置１００はリセット解除状態であり、且つ図３の発振回路１０及びリセット回路７０がディセーブル状態となる。この状態が、スタンバイモードにおける状態である。

制御信号ＥＮがローレベルからハイレベルになると、トランジスターＴＰＢ５がオフになり、トランジスターＴＮＢがオンになる。これにより、トランジスターＴＰＢ２、ＴＰＢ３により構成されるカレントミラー回路が動作するので、基準電圧ＶＲＢが上昇する。即ち、基準電圧ＶＲＢは、バイポーラートランジスターＢＰＢのベース−エミッター間電圧と、抵抗ＲＢ３の電圧降下とにより決まる電圧となる。また、トランジスターＴＰＢ４がオンになるので、抵抗ＲＢ１、ＲＢ２に電流が流れる。このとき、第１信号線ＬＢ１にキャパシターＣＢが接続されているため、第１電圧ＶＤＥＴＢの上昇は、基準電圧ＶＲＢの上昇よりも遅くなる。これにより、制御信号ＥＮがローレベルからハイレベルになったときにはＶＤＥＴＢ＜ＶＲＢであり、その後にＶＤＥＴＢ＞ＶＲＢとなる。制御信号ＥＮがハイレベルのときコンパレーター７３はイネーブル状態なので、制御信号ＥＮがローレベルからハイレベルになったときにはリセット信号ＸＰＯＲＢがローレベルであり、ＶＤＥＴＢ＞ＶＲＢになったときにリセット信号ＸＰＯＲＢがハイレベルになる。

このように、リセット回路７０は、制御信号ＥＮが非アクティブからアクティブになったときに、リセット信号ＸＰＯＲＢをアクティブにした後、リセット信号ＸＰＯＲＢを非アクティブにする。即ち、制御信号ＥＮが非アクティブからアクティブになったとき、回路装置１００がリセットされる。これにより、図３の不揮発性メモリー４０から記憶回路６０に特性調整データがリロードされる。

３．発振器

図６は、回路装置１００を含む発振器４００の構成例である。発振器４００は、振動子ＸＴＡＬと回路装置１００とを含む。例えば、振動子ＸＴＡＬと回路装置１００とがパッケージに収容されることで、発振器４００が構成される。

振動子ＸＴＡＬは例えば圧電振動子である。圧電振動子は例えば水晶振動子である。水晶振動子としては、例えばカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動子である。例えば振動子は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子である。或いは振動子は、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子などであってもよい。また振動子として、ＳＡＷ（Surface Acoustic Wave）共振子、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

回路装置１００は、不揮発性メモリー４０と、リセット回路７０と、発振回路１０と、レジスター１６０と、制御回路１３０と、温度補償回路１５０と、出力バッファー回路１２０と、端子ＴＶＤ、ＴＶＳ、ＴＶＣＮＴ、ＴＱ、ＴＸ１、ＴＸ２と、を含む。回路装置１００は、例えば集積回路装置である。端子ＴＶＤ、ＴＶＳ、ＴＶＣＮＴ、ＴＱ、ＴＸ１、ＴＸ２は、半導体基板に形成されるパッドである。なお、図３等で説明した構成要素と同一の構成要素には同一の符号を付し、その構成要素についての説明を適宜に省略する。

制御端子ＴＶＣＮＴには、制御電圧ＶＣＮＴ又は制御信号ＥＮが入力される。制御端子ＴＶＣＮＴの機能設定は、例えば不揮発性メモリー４０等に書き込まれている。或いは、配線層を形成するためのマスクを制御端子ＴＶＣＮＴの機能に応じて選択することで、制御端子ＴＶＣＮＴの機能が決定される。制御端子ＴＶＣＮＴに制御電圧ＶＣＮＴが入力される場合、制御回路１３０は、制御端子ＴＶＣＮＴと発振回路１０を接続し、発振回路１０に制御電圧ＶＣＮＴを入力させる。制御端子ＴＶＣＮＴに制御信号ＥＮが入力される場合、制御回路１３０は、制御信号ＥＮを温度補償回路１５０及び発振回路１０、出力バッファー回路１２０へ出力する。

発振回路１０は、端子ＴＸ１及び端子ＴＸ２を介して振動子ＸＴＡＬに接続される。発振回路１０は、振動子ＸＴＡＬを発振させるための回路である。発振周波数は、温度補償電圧ＶＣＯＭＰによって温度補償される。即ち、温度が変化しても一定の発振周波数となるように、発振回路１０が温度補償電圧ＶＣＯＭＰにより制御される。また制御端子ＴＶＣＮＴに制御電圧ＶＣＮＴが入力される場合、発振回路１０は、制御電圧ＶＣＮＴによって設定される発振周波数で発振する。

例えば、発振回路１０はピアース型の発振回路である。この場合、発振回路１０は、バイポーラートランジスターと、バイポーラートランジスターのベース−コレクター間に接続される抵抗と、を含む。バイポーラートランジスターのベースが端子ＴＸ１に接続され、コレクターが端子ＴＸ２に接続される。発振回路１０は、端子ＴＸ１又は端子ＴＸ２に一端が接続される可変容量キャパシターを含む。可変容量キャパシターの他端には温度補償電圧ＶＣＯＭＰが入力され、可変容量キャパシターの容量値が温度補償電圧ＶＣＯＭＰによって制御される。これにより、発振周波数が温度補償される。

制御端子ＴＶＣＮＴに制御信号ＥＮが入力される場合、発振回路１０は制御信号ＥＮによりイネーブル状態又はディセーブル状態に設定される。例えば、ピアース型の発振回路において、バイポーラートランジスターにバイアス電流を供給するラインにスイッチが設けられる。制御信号ＥＮが非アクティブのときにスイッチがオフになり、発振回路１０の発振動作が停止される。

出力バッファー回路１２０は、発振回路１０からの発振信号ＳＳＣをバッファリングする回路である。即ち外部の負荷を十分に駆動できるように信号のバッファリングを行う。出力バッファー回路１２０により、バッファリングされた信号は、クロック信号ＳＱとして出力端子ＴＱをから発振器４００の外部に出力される。制御端子ＴＶＣＮＴに制御信号ＥＮが入力される場合、出力バッファー回路１２０は制御信号ＥＮによりイネーブル状態又はディセーブル状態に設定される。例えば、出力バッファー回路１２０は、発振信号ＳＳＣをバッファリングして負荷を駆動する駆動トランジスターを含む。制御信号ＥＮが非アクティブのときに、駆動トランジスターがオフになることで、出力バッファー回路１２０の動作が停止される。

温度補償回路１５０は、温度センサーからの温度検出結果に基づいて温度補償電圧ＶＣＯＭＰを生成する。具体的には、温度補償回路１５０は、温度を引数とする近似関数の電圧を温度補償電圧ＶＣＯＭＰとして生成する。近似関数は、振動子ＸＴＡＬ及び発振回路１０の温度特性を補償する関数である。温度補償回路１５０は、このような温度補償電圧ＶＣＯＭＰを生成することで、発振回路１０の発振周波数を温度によらず一定となるように補償する。温度補償回路１５０の詳細な構成については後述する。

制御回路１３０は、ロジック回路である。制御回路１３０は、回路装置１００の各部を制御する。具体的には、リセット回路７０からのリセット信号ＸＰＯＲＢに基づいて、回路装置１００をリセット状態又はリセット解除状態に設定する。またリセット信号ＸＰＯＲＢによりリセット状態が解除されたとき、制御回路１３０は、不揮発性メモリー４０からレジスター１６０に特性調整データをロードする。また、制御回路１３０は、レジスター１６０に記憶された特性調整データに基づいて、温度補償回路１５０及び発振回路１０の動作設定を行う。レジスター１６０は、図３の記憶回路６０に相当する。

温度補償回路１５０が発生する近似関数は多項式であり、その多項式の係数を表すパラメーターが特性調整データとして不揮発性メモリー４０に記憶されている。このパラメーターがレジスター１６０にロードされることで、温度補償回路１５０が発生する近似関数が設定される。振動子ＸＴＡＬ及び発振回路１０の温度特性は個体バラツキがあるため、近似関数にも個体差がある。このため、レジスター１６０に記憶されたパラメーターが適切でないと、温度補償が正しく行われない。この点、本実施形態によれば、制御信号ＥＮによってスタンバイモードに設定されているときにレジスター１６０の記憶内容が壊れた場合であっても、スタンバイモードから復帰する際にレジスター１６０にパラメーターがリロードされる。これにより、スタンバイモードからの復帰時において、発振器４００が、正しく温度補償されたクロック信号を出力できる。

リセット回路７０は、端子ＴＶＤから入力される電源電圧ＶＤＤに基づいてリセット信号ＸＰＯＲＢを生成する。また、制御端子ＴＶＣＮＴに制御信号ＥＮが入力される場合、リセット回路７０は、電源電圧ＶＤＤ及び制御信号ＥＮに基づいてリセット信号ＸＰＯＲＢを生成する。リセット回路７０の動作は図４、図５で説明した通りである。

図７は、温度補償回路１５０の詳細な構成例である。温度補償回路１５０は、温度センサー１５１と、０次成分発生回路１５２と、１次成分発生回路１５３と、３次成分発生回路１５４と、１次成分ゲイン調整回路１５５と、３次成分ゲイン調整回路１５６と、加算回路１５７と、を含む。なお、図７には温度補償回路１５０が３次多項式の温度補償電圧ＶＣＯＭＰを発生する場合を示すが、温度補償回路１５０がより高次の多項式の温度補償電圧ＶＣＯＭＰを発生してもよい。

温度センサー１５１は、温度の検出結果を温度検出電圧ＶＴとして出力する。例えば、温度センサー１５１は、ＰＮ接合の順方向電圧に基づいて温度検出電圧ＶＴを出力する回路である。ＰＮ接合の順方向電圧は温度依存性を有する。

０次成分発生回路１５２は、振動子ＸＴＡＬの発振周波数がもつ温度特性の０次成分を近似する０次成分電圧ＶＳ０を出力する。０次成分発生回路１５２は、例えば抵抗分割回路など、ＤＣ電圧を出力する回路で構成される。

１次成分発生回路１５３は、振動子ＸＴＡＬの発振周波数がもつ温度特性の１次成分を近似する１次成分電流ＩＳ１を出力する。１次成分発生回路１５３は、例えば正転増幅アンプ等により構成できる。１次成分ゲイン調整回路１５５は、レジスター１６０に記憶されたゲイン値Ａ１に基づいて、１次成分電流ＩＳ１のゲイン調整を行い、１次成分電圧ＶＳ１＝Ａ１×ＩＳ１を出力する。

３次成分発生回路１５４は、振動子ＸＴＡＬの発振周波数がもつ温度特性の３次成分を近似する３次成分電流ＩＳ３を出力する。３次成分ゲイン調整回路１５６は、レジスター１６０に記憶されたゲイン値Ａ３に基づいて、３次成分電流ＩＳ３のゲイン調整を行い、３次成分電圧ＶＳ３＝Ａ３×ＩＳ３を出力する。

加算回路１５７は、０次成分電圧ＶＳ０及び１次成分電圧ＶＳ１、３次成分電圧ＶＳ３を加算し、温度補償電圧ＶＣＯＭＰを出力する。加算回路１５７は、例えばアンプ回路によるアナログ加算回路である。ＶＳ０＝Ａ０とすると、温度補償電圧ＶＣＯＭＰは下式（１）を近似する電圧である。
ＶＣＯＭＰ＝Ａ３×（Ｔ−Ｔ０）^３＋Ａ１×（Ｔ−Ｔ０）＋Ａ０ ・・・（１）

本実施形態において、ゲイン値Ａ３、Ａ１、Ａ０が温度補償データとして不揮発性メモリー４０に記憶されている。温度補償データは特性調整データである。電源投入によりリセットが解除されたとき、或いはスタンバイモードから通常動作モードに復帰したときに、ゲイン値Ａ３、Ａ１、Ａ０が不揮発性メモリー４０からレジスター１６０にロードされる。

制御回路１３０は、温度センサー１５１及び０次成分発生回路１５２、１次成分発生回路１５３、３次成分発生回路１５４、１次成分ゲイン調整回路１５５、３次成分ゲイン調整回路１５６、加算回路１５７に対して、制御信号ＥＮを出力する。制御信号ＥＮが非アクティブのとき、これらの回路はディセーブル状態となる。ディセーブル状態において、各回路に含まれるアンプ回路等のバイアス電流が遮断されることで、各回路の動作が停止される。

４．電子機器、移動体

図８は、回路装置１００を含む電子機器３００の構成例である。この電子機器３００は、回路装置１００及び振動子ＸＴＡＬを有する発振器４００と、処理部５２０を含む。また通信部５１０、操作部５３０、表示部５４０、記憶部５５０、アンテナＡＮＴを含むことができる。

電子機器３００としては種々の機器を想定できる。例えば、ＧＰＳ内蔵時計、生体情報測定機器又は頭部装着型表示装置等のウェアラブル機器を想定できる。生体情報測定機器は脈波計、歩数計等である。或いは、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末を想定できる。或いは、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などを想定できる。或いは、距離、時間、流速又は流量等の物理量を計測する計測機器や、車載機器や、ロボットなどを想定できる。車載機器は自動運転用の機器等である。

通信部５１０は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。通信部５１０は例えば通信回路である。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。操作部５３０は例えば操作装置である。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやハードディスクドライブなどにより実現できる。

図９は、回路装置１００を含む移動体の例である。回路装置１００は、例えば、車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図９は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、回路装置１００を含む不図示の発振器が組み込まれる。制御装置２０８は、この発振器により生成されたクロック信号に基づいて種々の制御処理を行う。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。なお回路装置１００又は発振器が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６やロボット等の移動体に設けられる種々の機器に組み込むことができる。

以上の実施形態によれば、回路装置は、クロック信号を出力する第１モード、及びクロック信号を出力しない第２モードを有する。回路装置は、クロック信号を生成する発振回路と、発振回路の特性調整データが記憶される不揮発性メモリーと、リセット信号を生成するリセット回路と、リセット信号がアクティブから非アクティブになったとき、不揮発性メモリーから特性調整データがロードされる記憶回路と、を含む。リセット回路は、第２モードから第１モードに移行したとき、リセット信号をアクティブから非アクティブにする。

クロック信号を出力しない第２モードから、クロック信号を出力する第１モードに移行したとき、リセット回路が、リセット信号をアクティブから非アクティブにする。このようにリセット信号が非アクティブになることで、不揮発性メモリーから記憶回路に特性調整データがリロードされるので、第２モードから第１モードに復帰した際に、正しい特性調整データに基づいて発振回路が動作できる。また、このようなリロード機能を設けたことで、第２モードにおいてリセット回路をディセーブル状態にすることが可能となる。即ち、第２モードにおいて瞬停などの異常によって、記憶回路に記憶された特性調整データが壊れたとしても、第２モードから第１モードに復帰する際に特性調整データが記憶回路にリロードされる。第２モードにおいてリセット回路をディセーブル状態にできることで、スタンバイモードにおいて発振回路及びリセット回路の消費電流が低減され、スタンバイモードにおける回路装置の消費電流を低減できる。

また本実施形態では、回路装置は、第１モードと第２モードとを切り替える制御信号が入力される制御端子を含んでもよい。リセット回路は、電源投入時にリセット信号を非アクティブからアクティブにし、電源投入後において、制御端子から入力される制御信号に基づいてリセット信号を生成してもよい。

本実施形態によれば、電源投入時にリセット信号を非アクティブからアクティブにするリセット回路が、電源投入後において、制御信号に基づいてリセット信号を生成できる。即ち、回路装置に電源が供給された状態において、回路装置が端子制御により第２モードとなり、その後に端子制御により第１モードとなったとき、リセット信号によって回路装置をリセットできる。これにより、不揮発性メモリーから記憶回路に特性調整データをリロードできる。

また本実施形態では、第１モードは、回路装置の通常動作モードであってもよい。第２モードは、回路装置のスタンバイモードであってもよい。

本実施形態によれば、回路装置がスタンバイモードから通常動作モードに復帰したときに、リセット回路が、リセット信号をアクティブにした後に非アクティブにする。これにより、不揮発性メモリーから記憶回路に特性調整データがリロードされるので、スタンバイモードから通常動作モードに復帰した際に、正しい特性調整データに基づいて発振回路が動作できる。

また本実施形態では、リセット回路は、電源投入時にリセット信号をアクティブから非アクティブにしてもよい。リセット回路は、電源投入後の第２モードにおいて、ディセーブル状態に設定されてもよい。

本実施形態によれば、電源投入後の第２モードにおいてリセット回路がディセーブル状態に設定されることで、第２モードにおけるリセット回路の消費電流が低減される。そして、第２モードから第１モードに移行したときに、リセット回路がリセット信号をアクティブにした後に非アクティブにする。これにより、不揮発性メモリーから記憶回路に特性調整データがリロードされるので、第２モードから第１モードに復帰した際に、正しい特性調整データに基づいて発振回路が動作できる。

また本実施形態では、リセット回路は、電源電圧を電圧分割した第１電圧を生成する電圧生成回路と、基準電圧を生成する基準電圧生成回路と、コンパレーターと、を含んでもよい。コンパレーターは、第１電圧と基準電圧を比較し、比較結果に基づいてリセット信号を出力してもよい。

第１電圧は電源電圧を電圧分割したものなので、電源が投入されて電源電圧が上昇すると共に第１電圧が上昇する。この第１電圧と基準電圧とが比較されることで、電源投入時にアクティブから非アクティブとなるリセット信号が出力される。

また本実施形態では、第２モードにおいて、電圧生成回路、基準電圧生成回路、及びコンパレーターは、ディセーブル状態に設定されてもよい。

本実施形態によれば、第２モードにおいて、電圧生成回路、基準電圧生成回路、及びコンパレーターが、ディセーブル状態に設定されることで、リセット回路がディセーブル状態に設定される。

また本実施形態では、リセット回路は、第１信号線と第２信号線とキャパシターとを含んでもよい。第１信号線は、電圧生成回路の出力ノードと、第１電圧が入力されるコンパレーターの第１入力ノードと、を接続してもよい。第２信号線は、基準電圧生成回路の出力ノードと、基準電圧が入力されるコンパレーターの第２入力ノードと、を接続してもよい。キャパシターの一端は、第１信号線に接続されてもよい。

キャパシターの一端が第１信号線に接続されることで、第１電圧の上昇が基準電圧の上昇よりも遅くなる。これにより、リセット回路がディセーブル状態からイネーブル状態に復帰する際に、基準電圧が上昇した後に第１電圧が上昇する。これにより、リセット回路が、第２モードから第１モードに移行したときに、リセット信号をアクティブにした後に非アクティブにできる。

また本実施形態では、第２モードから第１モードに移行したとき、基準電圧生成回路が基準電圧を出力した後に、電圧生成回路が第１電圧の電圧レベルを上昇させてもよい。

本実施形態によれば、リセット回路がディセーブル状態からイネーブル状態に復帰する際に、基準電圧が上昇した後に第１電圧が上昇する。これにより、リセット回路が、第２モードから第１モードに移行したときに、リセット信号をアクティブにした後に非アクティブにできる。

また本実施形態では、特性調整データは、発振回路の発振周波数の温度補償データであってもよい。

本実施形態によれば、第２モードから第１モードに復帰したときに温度補償データが不揮発性メモリーから記憶回路にリロードされる。これにより、第２モードから第１モードに復帰した際に、正しい温度補償データに基づいて発振周波数の温度補償が行われるので、正確な発振周波数のクロック信号が出力される。

また本実施形態では、回路装置は、温度補償データに基づいて、発振周波数の温度補償を行う温度補償回路を含んでもよい。温度補償回路は、第２モードにおいてディセーブル状態に設定されてもよい。

本実施形態によれば、第２モードにおいて温度補償回路がディセーブル状態に設定されることで、第２モードにおける回路装置の消費電流を低減できる。

また本実施形態では、発振回路は、第２モードにおいてディセーブル状態に設定されてもよい。

本実施形態によれば、第２モードにおいて発振回路がディセーブル状態に設定されることで、第２モードにおける回路装置の消費電流を低減できる。

また本実施形態では、発振器は、上記のいずれかに記載された回路装置と、発振回路に接続されて発振する振動子と、を含む。

また本実施形態では、電子機器は、上記のいずれかに記載された回路装置を含む。

また本実施形態では、移動体は、上記のいずれかに記載された回路装置を含む。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器及び移動体等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…発振回路、４０…不揮発性メモリー、６０…記憶回路、７０…リセット回路、７１…電圧生成回路、７２…基準電圧生成回路、７３…コンパレーター、８０…リセット回路、８１…電圧生成回路、８２…基準電圧生成回路、８３…コンパレーター、１００…回路装置、１２０…出力バッファー回路、１３０…制御回路、１５０…温度補償回路、１５１…温度センサー、１５２…０次成分発生回路、１５３…１次成分発生回路、１５４…３次成分発生回路、１５５…１次成分ゲイン調整回路、１５６…３次成分ゲイン調整回路、１５７…加算回路、１６０…レジスター、２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、３００…電子機器、４００…発振器、５１０…通信部、５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、ＣＢ…キャパシター、ＥＮ…制御信号、ＬＢ１…第１信号線、ＬＢ２…第２信号線、ＳＱ…クロック信号、Ｔ２…制御端子、ＴＶＣＮＴ…制御端子、ＶＤＥＴＢ…第１電圧、ＶＲＢ…基準電圧、ＸＰＯＲＢ…リセット信号、ＸＴＡＬ…振動子

また本実施形態では、回路装置は、第１モードと第２モードとを切り替える制御信号が入力される制御端子を含んでもよい。リセット回路は、電源投入時にリセット信号をアクティブから非アクティブにし、電源投入後において、制御端子から入力される制御信号に基づいて回路装置が第２モードから第１モードに移行したとき、リセット信号をアクティブから非アクティブにしてもよい。

本実施形態によれば、電源投入時にリセット信号をアクティブから非アクティブにするリセット回路が、電源投入後において、制御信号に基づいてリセット信号を生成できる。即ち、回路装置に電源が供給された状態において、回路装置が端子制御により第２モードとなり、その後に端子制御により第１モードとなったとき、リセット信号によって回路装置をリセットできる。これにより、不揮発性メモリーから記憶回路に特性調整データをリロードできる。

Claims (14)

1. クロック信号を出力する第１モード、及びクロック信号を出力しない第２モードを有する回路装置であって、
   前記クロック信号を生成する発振回路と、
   前記発振回路の特性調整データが記憶される不揮発性メモリーと、
   リセット信号を生成するリセット回路と、
   前記リセット信号がアクティブから非アクティブになったとき、前記不揮発性メモリーから前記特性調整データがロードされる記憶回路と、
   を含み、
   前記リセット回路は、
   前記第２モードから前記第１モードに移行したとき、前記リセット信号をアクティブから非アクティブにすることを特徴とする回路装置。
2. 請求項１に記載された回路装置において、
   前記第１モードと前記第２モードとを切り替える制御信号が入力される制御端子を含み、
   前記リセット回路は、
   電源投入時に前記リセット信号を非アクティブからアクティブにし、
   電源投入後において、前記制御端子から入力される前記制御信号に基づいて、前記リセット信号を生成することを特徴とする回路装置。
3. 請求項１又は２に記載された回路装置において、
   前記第１モードは、前記回路装置の通常動作モードであり、
   前記第２モードは、前記回路装置のスタンバイモードであることを特徴とする回路装置。
4. 請求項１に記載された回路装置において、
   前記リセット回路は、
   電源投入時に前記リセット信号をアクティブから非アクティブにし、電源投入後の前記第２モードにおいて、ディセーブル状態に設定されることを特徴とする回路装置。
5. 請求項１乃至３のいずれか一項に記載された回路装置において、
   前記リセット回路は、
   電源電圧を電圧分割した第１電圧を生成する電圧生成回路と、
   基準電圧を生成する基準電圧生成回路と、
   前記第１電圧と前記基準電圧を比較し、比較結果に基づいて前記リセット信号を出力するコンパレーターと、
   を含むことを特徴とする回路装置。
6. 請求項５に記載された回路装置において、
   前記第２モードにおいて、前記電圧生成回路、前記基準電圧生成回路、及び前記コンパレーターは、ディセーブル状態に設定されることを特徴とする回路装置。
7. 請求項５又は６に記載された回路装置において、
   前記リセット回路は、
   前記電圧生成回路の出力ノードと、前記第１電圧が入力される前記コンパレーターの第１入力ノードと、を接続する第１信号線と、
   前記基準電圧生成回路の出力ノードと、前記基準電圧が入力される前記コンパレーターの第２入力ノードと、を接続する第２信号線と、
   前記第１信号線に一端が接続されるキャパシターと、
   を含むことを特徴とする回路装置。
8. 請求項５乃至７のいずれか一項に記載された回路装置において、
   前記第２モードから前記第１モードに移行したとき、前記基準電圧生成回路が前記基準電圧を出力した後に、前記電圧生成回路が前記第１電圧の電圧レベルを上昇させることを特徴とする回路装置。
9. 請求項１乃至８のいずれか一項に記載された回路装置において、
   前記特性調整データは、前記発振回路の発振周波数の温度補償データであることを特徴とする回路装置。
10. 請求項９に記載された回路装置において、
    前記温度補償データに基づいて、前記発振周波数の温度補償を行う温度補償回路を含み、
    前記温度補償回路は、
    前記第２モードにおいてディセーブル状態に設定されることを特徴とする回路装置。
11. 請求項９又は１０に記載された回路装置において、
    前記発振回路は、
    前記第２モードにおいてディセーブル状態に設定されることを特徴とする回路装置。
12. 請求項１乃至１１のいずれか一項に記載された回路装置と、
    前記発振回路に接続されて発振する振動子と、
    を含むことを特徴とする発振器。
13. 請求項１乃至１１のいずれか一項に記載された回路装置を含むことを特徴とする電子機器。
14. 請求項１乃至１１のいずれか一項に記載された回路装置を含むことを特徴とする移動体。

Images