KR20080069262A - 시동 제어 장치를 구비한 발진기 - Google Patents

시동 제어 장치를 구비한 발진기 Download PDF

Info

Publication number
KR20080069262A
KR20080069262A KR1020087014984A KR20087014984A KR20080069262A KR 20080069262 A KR20080069262 A KR 20080069262A KR 1020087014984 A KR1020087014984 A KR 1020087014984A KR 20087014984 A KR20087014984 A KR 20087014984A KR 20080069262 A KR20080069262 A KR 20080069262A
Authority
KR
South Korea
Prior art keywords
oscillator
capacitive load
signal
unit
time period
Prior art date
Application number
KR1020087014984A
Other languages
English (en)
Inventor
마르틴 이스베르그
Original Assignee
텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP05111220A external-priority patent/EP1791252A1/en
Application filed by 텔레폰악티에볼라겟엘엠에릭슨(펍) filed Critical 텔레폰악티에볼라겟엘엠에릭슨(펍)
Publication of KR20080069262A publication Critical patent/KR20080069262A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1209—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier having two current paths operating in a differential manner and a current source or degeneration circuit in common to both paths, e.g. a long-tailed pair.
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H03B5/368—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current the means being voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0094—Measures to ensure starting of oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

발진기 장치(1)는, 발진기 코어(2), 제어 가능한 용량치를 가지고, 상기 발진기 코어(2)에 접속되는 용량성 부하 유닛(3, 3a, 3b) 및, 제 1 및 2 메모리 유닛(5a, 5b)을 포함하고, 상기 용량성 부하 유닛에 접속되는 메모리 장치(4)를 포함한다. 상기 제 1 메모리 유닛(5a)은, 시동 시간 주기 동안에 용량치를 제어하기 위해 상기 용량성 부하 유닛(3, 3a, 3b)에 공급되는 제 1 값을 기억하도록 구성된다. 상기 제 2 메모리 유닛(5b)은, 동작 시간 주기 동안에 용량치를 제어하기 위해 상기 용량성 부하 유닛(3, 3a, 3b)에 공급되는 제 2 값을 기억하도록 구성된다. 발진기 장치(1)의 시동 방법에 따르면, 발진기 신호의 진폭이 측정된다. 또한, 동작 시간 주기 동안의 스타트 시간 인스턴트는 발진기 신호가 미리 정해진 임계값을 초과할 시의 시간 인스턴트로서 선택된다.
발진기 장치, 발진기 코어, 용량성 부하 유닛, 메모리 유닛

Description

시동 제어 장치를 구비한 발진기{OSCILLATOR COMPRISING A STARTUP CONTROL DEVICE}
본 발명은 발진기 코어 및, 제어 가능한 용량치(capacitance value)를 가진 용량성 부하 유닛(capacitive loading unit)을 구비한 발진기 장치에 관한 것이다.
수정 발진기와 같은 발진기 장치는 통신 장치 내의 여러 유닛이 동작할 수 있는 동작 주파수를 확립하는데 이용될 수 있다. 배터리 전원(battery powered) 통신 장치에서, 전력 소비는 중요한 파라미터이다. 그래서, 발진기 신호의 필요성이 존재하지 않으면, 발진기 장치는 전력을 절약하기 위해 대기 모드로 전환될 수 있다.
발진기 장치는 저 잡음을 가진 고 정밀 클록 신호를 생성시키는데 이용될 수 있다. 고 정밀 클록 신호를 획득하기 위해, 전형적으로 수정을 토대로 상당한 고 Q 값을 가진 탱크(tank) 회로가 이용될 수 있다. 이것은 시동(start-up) 시간이 비교적 길 수 있게 (수 ms) 한다. 그래서, 발진기 장치의 시동 시에, 유용한 발진기 신호가 생성되기 전에 얼마간의 시간이 걸릴 수 있다. 유용한 발진기 신호는, 예컨대, 미리 정해진 최소 진폭 또는 미리 정해진 주파수 정확도를 가진 신호일 수 있다. 발진기 신호는 시스템 클록 신호로서 이용될 수 있다. 전력 소비를 최소화하는 하나의 방법은 발진기 장치의 짧은 시동 시간을 제공하여, 발진기가 종종 전체 시스템 성능의 손실 없이 대기 모드로 전환되도록 하는 것이다.
발진기 장치는 용량성 부하 유닛에 접속된 발진기 코어로 실시될 수 있다. 용량성 부하 유닛은 제어 신호에 응답하여 상이한 용량성 부하를 제공하도록 제어될 수 있다. 발진기 장치를 설계할 시에, 발진기 장치의 동조 범위(tuning range)와 시동 시간 간에 트레이드오프(trade-off)를 생성시키는 용량성 부하에 관해 절충안(compromise)이 행해질 필요가 있다. 동조 범위는 용량성 부하 유닛에 의해 제공된 최대 및 최소 용량치 간의 차로 설정될 수 있다. 그러나, 시동 시간은, 예컨대, 용량성 부하 유닛에 의해 제공된 최소 용량치에 의존한다. 따라서, 동조 범위는 시동 시간에 약간 영향을 미칠 수 있다. 더욱이, 동조 범위는, 발진기 장치의 구성 요소의 많은 구성 요소 파라미터 확산(spread), 처리될 수 있는 온도 변화 및 크리스탈 에이징(crystal aging)을 정한다. 시동 시간이 용량성 부하에 의존하므로, 짧은 시동 시간을 획득하도록 가능한 낮은 최소 용량성 부하를 갖는 것이 바람직하다.
용량성 부하 유닛은 시동 중에 제 1 용량성 부하를 제공하도록 제어 가능할 수 있다. 발진기 장치가 유용한 발진기 신호를 생성시키면, 용량성 부하 유닛은 바람직한 발진 주파수를 제공하는 제 2 용량성 부하를 제공하도록 제어될 수 있다.
용량성 부하 유닛은 제어를 위해 프로세서 실행(running) 소프트웨어에 의해 제어될 수 있다. 프로세서는 제 1 또는 제 2 용량성 부하를 제공하도록 용량성 부하 유닛을 제어할 수 있다. 이런 솔루션에 따른 결점으로서, 발진기 장치의 시동을 제어하는데 이용되는 소프트웨어와 같이 시스템 설계에 관한 요구 조건을 두며, 이는 이 시스템 설계를 복잡하게 한다는 것이다. 발진기 장치가 접속되는 시스템이 발진기 신호의 하나 이상의 사용자 장치를 포함하고, 각 사용자 장치가 발진기 장치의 시동을 요구할 수 있다면, 시스템 설계는 더욱더 복잡하게 될 수 있다. 이 시스템은 또한, 각 사용자 장치가, 예컨대, 발진기 장치의 시동을 제어하기 위한 소프트웨어를 필요로 할 시에 제조하는데 값비싸게 될 수 있다.
US-A-5 844 448은 고속 시동을 제공하는 발진기 회로를 개시하고 있다. 발진기 회로는 크리스탈에 접속된 커패시터의 제 1 및 2 뱅크(bank)를 포함한다. 커패시터의 제 1 뱅크만이 시동 중에 적용된다. 커패시터의 제 2 뱅크는 제어 가능하고, 발진기 출력이 제 1 발진 주파수에서 안정화하였을 시에 전환될 수 있다. 프로세서는, 커패시터의 제 2 뱅크가 바람직한 발진 주파수를 제공하도록 전환되어야 할 시기를 제어하기 위해 제공될 수 있다. 이 문서에 따른 설계는, 시동의 제어를 위한 소프트웨어를 필요로 하는 프로세서를 수반함에 따라 복잡하다. 더욱이, 시동의 제어는 발진기 장치의 발진 주파수의 검출에 기초로 한다. 발진 주파수는 기준 클록이 필요로 될 수 있는 시기를 결정하기가 비교적 복잡하다. 결과적으로, 발진기 장치에 의해 제공된 신호가 발진기 장치를 실시하는 시스템 내의 제 1 클록 신호이면, 발진 주파수를 검출하는 것이 곤란하게 되거나 불가능하게 될 수 있다.
US-A-6 747 522는, 커패시터의 대충 동조 어레이(coarse tuning array) 및 미세 동조 어레이를 제공함으로써 DCXO (Digitally Controlled Crystal Oscillator)를 동조하는 방법을 개시하고 있다. 커패시터의 대충 및 미세 동조 어 레이의 각각은 바람직한 동작 주파수를 제공하도록 동조 가능하다. 짧은 시동 시간의 제어는 이 문서에서 기술되지 않는다.
본 발명의 목적은 복잡성을 완화한 발진기 장치를 제공하기 위한 것이다.
제 1 양태에 따르면, 발진기 장치는 발진기 코어 및, 제어 가능한 용량치를 가지고, 발진기 코어에 접속되는 용량성 부하 유닛을 포함한다. 발진기 장치는, 제 1 및 2 메모리 유닛을 포함하고, 용량성 부하 유닛에 접속되는 메모리 장치를 더 포함한다. 제 1 메모리 유닛은, 제 1 시간 주기 동안에 용량치를 제어하기 위해 용량성 부하 유닛에 공급된 제 1 값을 기억하도록 구성된다. 제 1 시간 주기는 발진기 장치의 시동 주기이다. 제 2 메모리 유닛은, 제 2 시간 주기 동안에 용량치를 제어하기 위해 용량성 부하 유닛에 공급된 제 2 값을 기억하도록 구성된다. 제 2 시간 주기는 발진기 장치의 동작 주기이다.
메모리 장치는, 제 1 및 2 제어 신호를 수신하는 하나 이상의 제어 단자를 포함하고, 제 1 제어 신호에 응답하여 제 1 값을 용량성 부하 유닛에 공급하고, 제 2 제어 신호에 응답하여 제 2 값을 용량성 부하 유닛에 공급하도록 구성된다.
발진기 코어는, 발진기 장치의 발진기 신호의 진폭에 의존하는 적어도 제 2 제어 신호를 생성하도록 구성된다.
발진기 코어는, 발진기 신호의 진폭에 의존하여 적어도 제 2 제어 신호를 생성하도록 구성된 진폭 검출 유닛을 포함할 수 있다.
진폭 검출 유닛은, 발진기 신호의 진폭이 미리 정해진 임계값을 초과할 시에 제 2 제어 신호를 생성하도록 구성될 수 있다.
진폭 검출 유닛은 Automatic Gain Control unit의 부분을 형성할 수 있다.
진폭 검출 유닛은, 발진기 출력 및 카운터에 유기적으로 접속된 클록 스퀘어러(clock squarer)를 포함할 수 있다. 클록 스퀘어러는, 상기 발진기 신호의 진폭이 미리 정해진 임계값을 초과함에 응답하여 구형파를 생성하도록 구성될 수 있다. 카운터는, 클록 스퀘어러가 구형파를 생성하여, 정지값(stop value)에 도달할 시에 제 2 제어 신호를 생성하기 시작할 시에 카운트하기 시작하도록 구성될 수 있다.
카운터의 정지값은 프로그램 가능할 수 있다.
제 1 및 2 메모리 유닛은 레지스터일 수 있다.
용량성 부하 유닛은 하나 이상의 디지털식 제어 가능한 커패시터 회로를 포함할 수 있다.
각 디지털식 제어 가능한 커패시터 회로는 하나 이상의 커패시터 래더(ladder)를 포함할 수 있다.
발진기 장치는 시동 요구에 응답하여 인에이블(enable) 신호를 제공하도록 구성된 입력 인터페이스 회로를 더 포함할 수 있다.
입력 인터페이스 회로는 시동 요구를 생성하도록 구성된 하나 이상의 외부 장치에 접속될 수 있다.
제 2 양태에 따르면, 전자 장치는 발진기 장치를 포함한다.
전자 장치는, 휴대형 또는 핸드헬드형 이동 무선 통신 장비, 이동 무선 단말기, 이동 전화, 페이저, 커뮤니케이터, 전자 오가나이저, 스마트폰 또는 컴퓨터일 수 있다.
제 3 양태에 따르면, 발진기 장치의 시동을 위한 방법이 제공되며, 발진기 장치는 발진기 코어, 제어 가능한 용량치를 가지고, 발진기 코어에 접속되는 용량성 부하 유닛, 용량성 부하 유닛 및 발진기 코어에 유기적으로 접속되는 메모리 장치를 포함하며, 메모리 장치는 제 1 및 2 메모리 유닛을 포함한다. 방법은, 발진기 장치의 시동 주기인 제 1 시간 주기 동안에 제어 가능한 용량치를 제어하기 위해 제 1 메모리 유닛 내에 기억된 제 1 값을 용량성 부하 유닛에 공급하는 단계를 포함한다. 방법은 발진기 신호의 진폭을 측정하는 단계를 더 포함한다. 제 2 시간 주기 동안 스타트 시간 인스턴트(starting-time instant)는 발진기 신호가 미리 정해진 임계값을 초과할 시에 시간 인스턴트로서 선택된다. 제 2 시간 주기는 발진기 장치의 동작 주기이다. 더욱이, 방법은, 제 2 시간 주기 동안에 용량치를 제어하기 위해 제 2 메모리 유닛 내에 기억된 제 2 값을 용량성 부하 유닛에 공급하는 단계를 포함한다.
본 발명의 추가적 실시예는 종속항에서 정의된다.
본 발명의 이점으로서, 용량성 부하 유닛에 대한 제어값이 메모리 장치 내에 기억될 시에 시동의 제어가 유연하다는 것이다. 본 발명의 다른 이점으로서, 발진기 장치의 짧은 시동 시간의 제어의 복잡성이 낮아, 발진기 장치 및, 발진기 장치가 동작할 수 있는 시스템의 복잡성을 전체적으로 감소시킨다는 것이다.
본 명세서에 이용되는 용어 "포함한다/포함하는"는 제시된 특징, 완전체(integers), 단계 또는 구성 요소의 존재를 열거하는 것으로 취해지지만, 하나 이상의 다른 특징, 완전체, 단계, 구성 요소 또는 이의 그룹의 존재 또는 부가를 배제하지 않는다는 것이 강조되어야 한다.
본 발명의 추가적 목적, 특징 및 이점은 본 발명의 다음의 상세한 설명으로부터 자명할 것이고, 첨부한 도면에 대한 참조가 행해진다.
도 1은 발진기 장치의 실시예의 블록도이다.
도 2는 발진기 장치의 다른 실시예의 블록도이다.
도 3은 발진기 장치의 다른 실시예의 블록도이다.
도 4는 차동 수정 발진기(differential crystal oscillator)의 실시예의 회로도이다.
도 5는 진폭 검출 유닛의 실시예의 회로도이다.
도 6은 발진기 장치의 다른 실시예의 블록도이다.
도 7a-7b는 도 6의 실시예에 대한 진폭 검출 유닛의 실시예이다.
도 8a-8b는 커패시터 래더의 회로도이다.
도 9는 발진기 장치의 동작 환경의 실시예의 블록도이다.
도 10은 통신 장치의 개략도이다.
도 11은 발진기 장치를 시동하는 방법에 대한 흐름도이다.
도 1은 디지털식 제어 수정 발진기 (DCXO)를 형성할 수 있는 발진기 장치(1)의 제 1 실시예를 도시한 것이다. 발진기 장치(1)는 발진기 코어(2) 및 용량성 부 하 유닛(3)을 포함한다. 용량성 부하 유닛(3)은 제어 가능한 용량치를 가지고, 발진기 코어(2)에 접속된다. 더욱이, 발진기 장치(1)는 메모리 장치(4)를 포함하고, 메모리 장치(4)는 적어도 제 1 및 2 메모리 유닛(5a, 5b)을 포함하고, 용량성 부하 유닛(3)에 접속된다.
용량성 부하 유닛은 크리스탈(6)에 접속될 수 있다. 크리스탈(6)은 발진기 장치(1)가 위치되는 칩에 위치될 수 있다.
제 1 메모리 유닛(5a)은, 제 1 시간 주기 동안에 용량성 부하 유닛(3)의 용량치를 제어하기 위해 용량성 부하 유닛(3)에 공급되는 제 1 값을 기억하도록 구성된다. 제 1 시간 주기는 발진기 장치(1)의 시동 위상일 수 있다. 제 2 메모리 유닛(5b)은, 제 2 시간 주기 동안에 용량성 부하 유닛(3)의 용량치를 제어하기 위해 용량성 부하 유닛(3)에 공급되는 제 2 값을 기억하도록 구성된다. 제 2 시간 주기는 발진기 장치(1)의 동작 위상일 수 있다.
도면에 도시된 실시예에서, 이 실시예에서 유사하거나 동일한 구성 요소는 동일하거나 유사한 참조 번호로 나타내고, 한 번만 기술될 것이다.
제 1 및 2 값을 기억하는 메모리 장치(4)를 제공함으로써, 외부 장치로부터 용량성 부하 유닛(3)의 용량치를 설정하는 값을 공급할 필요 없이 짧은 시동 시간을 제공할 수 있다. 따라서, 발진기 장치의 유연성은 증강된다. 제 1 시간 주기 동안 용량치를 용량성 부하 유닛(3)에 공급하기 위한 소프트웨어는 필요치 않을 것이다. 결과적으로, 발진기 장치(1)가 동작할 수 있는 시스템의 복잡성은 감소될 것이다.
메모리 장치(4)는, 제 1 및 2 제어 신호를 수신하는 하나 이상의 제어 단자를 포함할 수 있다. 더욱이, 메모리 장치(4)는, 제 1 제어 신호에 응답하여 제 1 값을 용량성 부하 유닛(3)에 공급하고, 제 2 제어 신호에 응답하여 제 2 값을 용량성 부하 유닛(3)에 공급하도록 구성될 수 있다. 제 1 제어 신호는, 예컨대, "0"일 수 있다. 제 2 제어 신호는, 예컨대, "1"일 수 있다. 제 1 제어 신호는 외부 장치에 의해 생성될 수 있거나 내부적으로 발진기 장치(1) 내에 생성될 수 있다. 제 2 제어 신호는 외부 장치에 의해 생성될 수 있거나 내부적으로 발진기 장치(1) 내에 생성될 수 있다. 실시예에서, 제 1 제어 신호는 메모리 장치(4)의 제어 단자에 "0"을 인가함으로써 메모리 장치(4)에 공급된다. 제 2 제어 신호는 제어 단자에 "1"을 인가함으로써 메모리 장치(4)에 공급된다. 내부적으로 발진기 장치(1) 내의 제 2 제어 신호의 생성은 내부적으로 발진기 장치(1) 내에서 "0"에서 "1"로의 변환의 초기화에 대응한다. 내부적으로 발진기 장치(1) 내의 적어도 제 2 제어 신호의 생성은, 발진기 장치 및, 발진기 장치(1)에 접속된 외부 장치의 복잡성이 감소되는 이점을 갖는다.
발진기 코어(2)는, 발진기 장치(1)를 OFF 또는 유휴 모드에서 ON 모드로 전환하기 위해 인에이블(enable) 신호를 수신하는 인에이블 입력 단자를 포함할 수 있다. 인에이블 신호는, 기능을 제공할 소프트웨어를 실행하는 프로세서(7) 또는 CPU (Central Processing Unit)와 같은 외부 장치에 의해 생성될 수 있다. 프로세서(7)는 외부 장치 내에 배치될 수 있다. 외부 장치는, 예컨대, ASIC (Application Specific Integrated Circuit)일 수 있다. 선택적으로, 인에이블 신호는, 발진기 장치(1) 내에서 외부 장치로부터의 시동 요구에 응답하도록 구성되는 입력 인터페이스 회로(17)에 의해 생성될 수 있다.
제 1 제어 신호는 인에이블 신호에 응답하여 생성될 수 있다. 제 1 제어 신호에 응답하여, 용량성 부하 유닛(3)의 용량치는 제 1 시간 주기 동안에 설정된다. 제 1 시간 주기 동안의 용량성 부하는, 제 2 시간 주기 동안에 가해질 용량성 부하가 또한 제 1 시간 주기 동안에 이용된 경우에 획득된 시동 시간보다 짧은 시동 시간을 획득할 만큼 상당히 낮다. 따라서, 제 1 시간 주기 동안의 용량성 부하는 제 2 시간 주기 동안의 용량성 부하보다 낮다.
제 2 제어 신호는 발진기 장치(1)에 의해 생성된 발진기 신호의 진폭에 의존할 수 있다. 발진기 신호는 발진기 장치(1)의 출력 신호일 수 있다. 안정 동작 주파수를 획득하기 위해, 발진기 신호의 상당한 진폭을 갖는 것이 중요하다. 발진기 신호의 진폭이 어떤 임계치에 도달하면, 안정 동작 주파수는 획득될 수 있고, 용량성 부하 유닛(3)의 용량성 부하는 제 2 메모리 유닛(5b) 내에 기억된 제 2 값으로 결정된 값으로 설정될 수 있다. 발진기 신호의 진폭의 검출은 비교적 쉽다. 발진기 신호의 진폭이 임계치 미만이면, 제 1 제어 신호가 생성될 수 있다. 발진기 신호의 진폭이 임계치 이상이면, 제 2 제어 신호가 생성될 수 있다.
선택적 실시예에서, 제 2 제어 신호는, 제 1 제어 신호 또는 인에이블 신호가 생성된 후에 미리 정해진 시간 주기 동안에 생성된다. 미리 정해진 시간 주기는 제 1 메모리 유닛(5a) 내에 기억된 제 1 값으로 결정된 용량치에 의존한다. 제 1 시간 주기 동안에 용량치가 작을수록, 미리 정해진 시간 주기가 적어도 어느 정도 까지 짧아질 수 있다. 제 2 제어 신호는 발진기 코어(2) 내에 포함된 지연 회로에 의해 생성될 수 있다. 지연 회로는, 인에이블 신호에 응답하여 제 2 제어 신호를 생성하도록 구성될 수 있다. 지연 회로는, 예컨대, 하나 이상의 캐스케이드(cascaded) 및 용량성 부하 인버터로 실시될 수 있다.
발진기 코어(2)는, 발진기 장치(1)의 발진기 신호의 진폭에 의존할 수 있는 적어도 제 2 제어 신호를 생성하도록 구성될 수 있다. 진폭 검출 유닛(8)은 적어도 제 2 제어 신호를 생성하도록 구성될 수 있다. 한 실시예에서, 진폭 검출 유닛(8)은 제 1 및 2 제어 신호를 생성하도록 구성된다. 진폭 검출 유닛(8)은 제 1 및 2 기준값 또는 상태를 가질 수 있는 신호를 생성할 수 있다. 제 1 기준값 또는 상태는 0.2Vdd보다 작은 전압으로 나타낼 수 있으며, 여기서, Vdd는 발진기 장치의 공급 전압이다. 제 2 기준값 또는 상태는 0.8Vdd보다 큰 전압으로 나타낼 수 있다. 이 신호는 발진기 신호의 미리 정해진 진폭 임계치의 검출에 응답하여 생성될 수 있다. 진폭 검출 유닛(8)에 의해 생성된 신호의 제 1 레벨이 생성되면, 제 1 제어 신호가 제공된다. 진폭 검출 유닛(8)에 의해 생성된 신호의 제 2 레벨이 생성되면, 제 2 제어 신호가 제공된다.
진폭 검출 유닛(8)은 발진기 신호의 진폭에 의존하여 제 1 및/또는 2 제어 신호를 생성하도록 구성될 수 있다. 예컨대, 진폭 검출 유닛(8)은, 발진기 신호의 진폭이 미리 정해진 진폭 임계치 아래에 있다는 검출에 응답하여 제 1 제어 신호를 생성하도록 구성될 수 있다. 진폭 검출 유닛(8)은 또한, 발진기 신호의 진폭이 미 리 정해진 진폭 임계치 이상이다는 검출에 응답하여 제 2 제어 신호를 생성하도록 구성될 수 있다. 예컨대, 미리 정해진 진폭 임계치는 수백 mV의 범위 내일 수 있다.
제 1 및 2 메모리 유닛(5a, 5b)은 디지털 메모리 유닛일 수 있다. 한 실시예에서, 메모리 유닛(5a, 5b)은 디지털 메모리 레지스터이다. 따라서, 제 1 및 2 메모리 유닛(5a, 5b) 내에 제각기 기억될 제 1 및 2 값은 디지털 값일 수 있다.
용량성 부하 유닛(3)은 적어도 하나의 디지털식 제어 가능 커패시터 회로를 포함할 수 있다. 각 디지털식 제어 가능 커패시터 회로는, 예컨대, 버랙터(varactor)로 실시될 수 있다. 선택적으로, 각 디지털식 제어 가능 커패시터 회로는 커패시터 래더를 포함한다.
발진기 장치(1)는, 외부 장치로부터의 시동 요구에 응답하여 인에이블 신호를 제공하도록 구성된 입력 인터페이스 회로(17)를 포함할 수 있다. 시동 요구는, 예컨대, 외부 장치의 프로세서(7)에 의해 행해질 수 있고, 입력 인터페이스 회로(17)의 입력 단자에서 수신될 수 있다. 입력 인터페이스 회로(17)는, 예컨대, 입력 인터페이스 회로(17)의 입력 단자 및 접지에 접속되는 풀다운(pull-down) 저항기와 같은 저항 소자로 실시될 수 있다. 풀다운 저항기를 이용하여 하나 이상의 외부 장치가 입력 인터페이스 회로(17)의 입력 단자에 접속된다. 외부 장치는, "1"에 대응하는 제 1 레벨을 가진 전압을 인터페이스 회로(17)의 입력 단자에 공급함으로써 시동 요구를 행할 수 있다. 시동 요구가 외부 장치에 의해 행해지지 않았으면, 즉, 외부 전압이 입력 인터페이스 회로(17)의 입력 단자에 공급되지 않으면, 입력 인터페이스 회로(17)의 입력 단자에서의 전압은 풀다운 저항기를 통해 "0"에 대응하는 제 2 레벨로 풀(pull)된다. 제 1 전압 레벨은 제 2 전압 레벨보다 높을 수 있다. 입력 인터페이스 회로(17)의 입력 단자는 또한 발진기 장치(1) 내에서 내부적으로 인에이블 신호를 구동하는 입력 인터페이스 회로(17) 내의 버퍼에 접속될 수 있다.
한 실시예에서, 적어도 제 2 메모리 유닛(5b) 내에 기억된 값은, 예컨대, 프로세서(7)에 의해 변화될 수 있다. 제 2 시간 주기 동안 제 2 메모리 유닛(5b) 내에 기억된 값의 변화는 제 2 시간 주기 동안에 용량성 부하 유닛(3)의 용량치를 변화시켜, 발진기 장치(1)의 주파수를 변화시킨다. 그래서, 제 2 메모리 유닛(5b) 내에 기억된 값이 변화됨으로써, 제 2 시간 주기 동안에 발진기 주파수의 동조성이 제공된다.
도 2는 발진기 장치(1)의 선택적 실시예를 도시한 것이다. 도 2의 실시예는 제 1 및 2 용량성 부하 유닛(3a, 3b)을 포함한다. 제 1 부하 유닛(3a)은 발진기 코어(2)의 대충 동조를 제공하도록 구성된 제어 가능 용량치를 가질 수 있다. 제 2 부하 유닛(3b)은 발진기 코어(2)의 미세 동조를 제공하도록 구성된 제어 가능 용량치를 가질 수 있다. 따라서, 제 1 용량성 부하 유닛(3a)에 의해 제공될 수 있는 용량치 간의 차는 제 2 용량성 부하 유닛(3b)에 의해 제공될 수 있는 용량치 간의 차보다 클 수 있다. 동조 제어는 발진기 장치(1)의 제 2 시간 주기 동안에 제공될 수 있다. 도 1의 실시예의 발진기 코어(2)와 도 2의 실시예의 발진기 코어 간의 차는 제각기 용량성 부하 유닛(3, 3a 및 3b)에 접속하기 위한 입력 단자의 수이다.
도 3은 메모리 장치(4)가 더욱 상세히 도시되는 발진기 장치(1)의 한 실시예를 도시한 것이다. 메모리 장치(4)는 직렬 제어 인터페이스(10)에 접속될 수 있다. 또한, 메모리 장치(4)는 메모리 유닛(5a 및 5b) 외에 멀티플렉서 유닛(11)을 포함할 수 있다. 제 1 메모리 유닛(5a)은 하드코드된(hardcoded) 메모리 유닛일 수 있다. 따라서, 제 1 메모리 유닛(5a) 내에 기억된 메모리 장치(4)의 제 1 값은 고정될 수 있다. 예컨대, 제 1 메모리 유닛(5a)은, 제 1 메모리 유닛(5a)과 관련된 멀티플렉서 유닛(11)의 입력 단자를, 제각기 논리 '0' 및 논리 '1'를 기억하기 위해 접지 또는 공급 전압에 직접 접속함으로써 하드코드될 수 있다. 선택적으로, 제 1 메모리 유닛(5a)은 재프로그램 가능하다. 제 1 메모리 유닛(5a) 내에 기억된 고정 값을 갖는다는 것은 복잡성을 감소시키는 이점을 가진다. 제 1 값은 제 1 시간 주기 동안에 용량성 부하 유닛(3a, 3b)의 용량치를 설정하는데 이용될 수 있다. 제 2 메모리 유닛(5b)의 값은 용량성 부하 유닛(3a, 3b)의 용량치를 설정하여, 또한 제 2 시간 주기 동안에 발진기 장치(1)의 발진 주파수를 설정하는데도 이용될 수 있다. 이것은, 제 2 메모리 유닛(5b)이 재프로그램 가능할 경우의 이점이다. 그 후, 외부 장치는, 발진기 장치(1)가 동작 중일 시에 제 2 메모리 유닛(5b) 내에 기억되고 제 2 메모리 유닛(5b)에 의해 출력될 새로운 값을 제공함으로써 발진기 장치(1)의 출력 신호의 주파수의 동조 제어를 제공할 수 있다. 동조 제어는 외부 장치의 프로세서(13)에 의해 제공될 수 있다.
직렬 인터페이스(10)는, 직렬 버스를 통해 외부 장치의 프로세서(13)에 접속된 인터페이스(12)로부터 디지털 값을 수신하거나, 프로세서(13)로부터 디지털 값 을 직접 수신하도록 구성될 수 있다. 직렬 인터페이스(10)는 디지털 값의 수신 데이터를 제 2 메모리 유닛(5b) 내로 입력하도록 구성된다. 직렬 인터페이스(10)는 또한 발진기 장치와 동일한 칩 상에 위치된 다른 유닛으로 데이터를 통신하도록 구성될 수 있다.
멀티플렉서(11)는 제 1 및 2 제어 신호를 수신하기 위해 발진기 장치(1)의 제어 단자에 접속된 하나 이상의 제어 단자를 갖는다. 또한, 멀티플렉서 장치는 제 1 및 2 메모리 유닛(5a, 5b)에 제각기 접속된 제 1 및 2 입력 단자를 포함한다. 멀티플렉서(11)는 제 1 제어 신호에 응답하여 제 1 메모리 유닛(5a) 내에 기억된 값을 출력하도록 구성될 수 있다. 또한, 멀티플렉서(11)는 제 2 제어 신호에 응답하여 제 2 메모리 유닛(5b) 내에 기억된 값을 출력하도록 구성될 수 있다.
발진기 장치(1)가 동작 위상(operative phase)으로 전환되어야 하면, 제 2 메모리 유닛(5b) 내로 프로그램된 최종 값이 인가될 수 있다. 따라서, 제 2 메모리 유닛(5b)은 재프로그램될 필요가 없고, 즉, 유용한 발진기 신호가 생성될 수 있기 전에, 새로운 값이 제 2 메모리 유닛(5b)에 공급될 필요가 없다. 대신에, 제 2 메모리 유닛(5b) 내에 기억된 최종 값이 재사용될 수 있다. 결과적으로, 유용한 발진기 신호는 어떤 외부 장치를 수반하지 않고 생성될 수 있다.
또한, 도 3에는, 발진기 장치(1)의 출력 신호로부터 유도된 클록 신호를 발진기 장치와 동일한 칩 상에 위치되는 RF (Radio Frequency) 장치와 같은 장치로 분배하는데 이용될 수 있는 버퍼(14) 및, 클록 신호를 프로세서(13)와 같은 외부 장치로 분배하는데 이용될 수 있는 버퍼(15)가 도시된다. 도 3에서, 버퍼(14)는 차 동 클록 신호를 분배한다. 선택적 실시예에서, 버퍼(14)는 싱글 엔디드(single-ended) 클록 신호를 분배할 수 있다. 도 3에서, 버퍼(15)는 싱글 엔디드 클록 신호를 분배한다. 선택적 실시예에서, 버퍼(15)는 차동 클록 신호를 분배할 수 있다.
도 4는 차동 수정 발진기의 한 실시예를 도시한 것이다. 도 4의 차동 수정 발진기는, 가변 용량성 부하 유닛(3a 및 3b), 크리스탈(6) 및, 발진기 코어(2)의 부분인 차동 증폭기(30)를 포함한다. 차동 증폭기(30)는 저항기(31a, 31b, 32a 및 32b), 트랜지스터(33a 및 33b), 커패시터(34, 35a 및 35b) 및, 제어 가능 전류원(36a 및 36b)을 포함한다. 트랜지스터(33a 및 33b)는 바이폴라 또는 CMOS 트랜지스터일 수 있다. 차동 수정 발진기 및 발진기 장치(1)는, 제어 단자(37a 및 37b)에서, 제각기, 전류원을 스위치 오프하도록 적응된 전압 레벨을 가진 신호와 같은 적절한 신호를 인가함으로써 전류원(36a 및 36b) 내의 전류을 스위치 오프하여 대기 모드로 전환될 수 있다. 또한, 차동 수정 발진기 및 발진기 장치(1)는, 제어 단자(37a 및 37b)에서, 제각기, 전류원을 스위치 온하도록 적응된 전압 레벨을 가진 신호와 같은 적절한 신호를 인가함으로써 전류원(36a 및 36b)의 전류을 스위치 온하여 인에이블될 수 있다. 전류원(36a 및 36b)을 스위치 오프 및 온하기 위해 제어 단자(37a 및 37b)에 인가된 신호는 인에이블 신호로부터 도출될 수 있다. 인에이블 신호에 의해 제어되는 밴드갭(bandgap) 기준 회로는 전류원(36a 및 36b)을 스위치 오프 및 온하도록 적응된 상기 전압 레벨을 생성시키기 위해 제공될 수 있다.
도 5는 진폭 검출 유닛(8)의 실시예를 도시한 것이다. 진폭 검출 유닛은 AM 검출기(50)를 포함할 수 있다. AM 검출기(50)는 저항기(51a, 51b, 52a, 52b 및 53), 커패시터(54), 트랜지스터(55a, 55b, 56a, 56b), 및 전류원(57 및 58)을 포함한다. 트랜지스터(55a, 55b, 56a, 56b)는 바이폴라 또는 CMOS 트랜지스터일 수 있다. 입력 단자(59a 및 59b)는 제각기 차동 수정 발진기 출력 단자(16a 및 16b)에 접속되도록 구성된다. 입력 단자(59a 및 59b)에 제공된 차동 신호의 진폭이 증대하면, 출력 단자(60)에서의 전압은 또한 증대한다. 그래서, 출력 단자(60)에서의 전압은, 출력 신호의 진폭이 미리 정해진 임계치와 동일하거나 초과할 시기를 검출하는데 이용될 수 있다. 이를 위해, 출력 단자(60)는 "0" 및 "1"을 나타내는 유효 논리 레벨을 생성할 수 있는 임계치 검출기(9)에 접속될 수 있으며, 여기서, "0"은 제 1 제어 신호일 수 있고, "1"은 메모리 장치(4)의 제어 단자에 공급될 제 2 제어 신호일 수 있다. 임계치 검출기(9)는, 예컨대, 비교기 또는 하나 이상의 캐스케이드된 인버터로 실시될 수 있다. 선택적으로, 임계치 검출기(9)는 슈미트(Schmitt) 트리거로 실시될 수 있다. 임계치 검출기(9)의 출력 단자는 메모리 장치(4)의 제어 단자에 유기적으로 접속될 수 있다.
더욱이, AM 검출기(50)는 Automatic Gain Control (AGC)의 부분을 형성할 수 있다. AGC 실시에서, 출력 단자(60)에서의 전압은 발진기 코어(2) 내에 흐르는 전류를 제어하도록 동작할 수 있다. 도 4에 도시된 실시예를 참조하면, 이것은, AM 검출기(50)의 출력 단자(60)에 제공된 전압, 또는 그로부터 도출된 전압을 차동 증폭기(30)의 제어 단자(37a 및 37b)에 공급함으로써 실행될 수 있다. 결과적으로, 발진기 코어(2) 내의 루프 이득은 제어될 수 있다. 진폭 검출 유닛(8)을 제공할 AGC의 적어도 일부를 이용한다는 것은, 단일 유닛이 루프 이득 제어 및 진폭 검출 과 같은 수개의 기능을 위해 이용될 시에 시스템의 복잡성이 더욱 감소되는 이점이 있다는 것이다. 그러나, 개별 진폭 검출 유닛을 이용할 수 있다.
도 6은 버퍼(15)로부터의 출력이 발진기 코어(2)에 공급되는 실시예를 도시한 것이다. 버퍼(15)로부터의 출력은 제 1 및/또는 제 2 제어 신호의 생성을 위해 진폭 검출 유닛(8)에 공급될 수 있다. 그 후, 발진기 코어(2)는, 버퍼(15)로부터의 출력 또는 그로부터 도출된 클록 신호로서의 신호를 프로세서(13)와 같은 외부 장치로 전송할 수 있다. 또한, 메모리 장치(4)의 직렬 제어 인터페이스(10)는 발진기 코어(2) 내의 진폭 검출 유닛(8)의 프로그램 가능성을 허용하도록 발진기 코어(2)에 접속될 수 있다. 예컨대, 진폭 검출 유닛은, 예컨대, 온도 변화, 발진기 장치(1) 내의 구성 요소의 에이징 및, 개별 발진기 장치(1) 간의 변동으로 인해 유발된 조건의 변화를 보상하도록 프로그램될 수 있다.
도 7a는 도 6에 도시된 발진기 코어의 실시예에 이용될 수 있는 진폭 검출 유닛(8)의 실시예를 도시한 것이다. 버퍼(15)로부터의 출력은 클록 스퀘어러(20)의 입력 단자(22)에 공급된다. 클록 스퀘어러(20)는, 주기적 신호가 클록 스퀘어러(20)의 입력 단자(22)에 공급되는 것에 응답하여 클록 스퀘어러(20)의 출력 단자(23)에서 구형파를 생성시키도록 구성될 수 있다. 클록 스퀘어러(20)는 슈미트 트리거를 포함할 수 있다. 클록 스퀘어러(20)의 출력 단자(23)는, 프로그램 가능 카운터(21)의 리셋 단자(26)에 공급되는 인에이블 신호의 상승 에지(rising edge)에 의해 리셋될 수 있는 카운터(21)의 클록 입력 단자에 접속된다. 버퍼(15)로부터의 상기 출력이 클록 스퀘어러에 대해 상당히 큰 진폭에 도달하여, 그의 출력(23) 에서 구형파를 생성시키면, 카운터(21)는 정지값에 도달할 때까지 카운트하기 시작한다. 카운터(21)가 정지값에 도달하면, 카운터(21)는 그의 출력(24)에서 제 2 제어 신호를 생성시킨다. 환언하면, 클록 스퀘어러(20)는 버퍼(15)로부터의 출력의 진폭이 미리 정해진 임계 레벨을 초과할 시기를 검출하는데 이용된다. 임계 레벨은, 클록 스퀘어러가 구형파를 생성시키기 시작할 시의 진폭 레벨일 수 있다. 상기 진폭 레벨이 클록 스퀘어러(20)에 의해 검출된 후, 진폭 검출 유닛(8)은, 제 2 제어 신호가 생성되기 전에, 카운터(21)의 정지값에 의해 길이가 설정되는 시간 주기를 기다린다. 이것에 의해, 발진기 장치(1)의 발진기 신호가 메모리 장치(4) 내에 기억된 제 2 값이 용량성 부하 유닛(3, 3a, 3b)에 공급되기 전에 안정 동작 주파수를 획득하기 위해 충분한 진폭에 도달된다. 발진기 장치(1)의 발진기 신호의 진폭을 충분히 하는데 필요한 시간 주기의 길이는, 예컨대, 발진기 장치(1)의 온도 및 에이징에 따라 변할 수 있다. 그것은 또한 개별 발진기 장치(1) 간에 변할 수 있다. 그래서, 카운터(21)의 정지값 및, 시간 주기의 길이는, 도 6에 도시된 실시예에서 발진기 코어(2)에 접속되는 직렬 제어 인터페이스(10)로부터 버스(25)를 통해 프로그램될 수 있다.
도 7b는 도 6에 도시된 발진기 코어(2)의 실시예에 이용될 수 있는 진폭 검출 유닛(8)의 다른 실시예를 도시한 것이다. 이 실시예에서, 제 2 제어 신호의 생성은, 카운터(21) 내의 정지값의 프로그래밍처럼, 도 7a에 도시된 실시예의 것과 동일하다. 도 7a의 실시예에서, 그것은, 발진기 코어(2)에 의해 프로세서(13)와 같은 외부 장치로 클록 신호로서 전송되는 클록 스퀘어러(20)의 출력(23)에서의 신호 이다. 도 7b의 실시예에서, 그것은, 클록 신호로서, 외부 장치로 분배되는 클록 스퀘어러(20)의 입력(22)에서의 신호이다.
도 8a은 커패시터 래더로서 실시되는 용량성 부하 유닛(3)의 실시예를 도시한 것이다. 커패시터 래더는 다수의 커패시터 장치(70a, 70b, ...70n)를 포함한다. 커패시터 장치는 동등한 설계 및 기능을 갖는다. 그래서, 커패시터 장치(70a)만이 기술될 것이다. 커패시터 장치(70a)는 MOS 트랜지스터와 같은 트랜지스터로 실시될 수 있다. 커패시터 장치(70a)는 제 1 트랜지스터(71a) 및 제 2 트랜지스터(71b)를 포함한다. 트랜지스터(71a 및 71b)의 소스 및 드레인 단자는 모두 공통 노드(72)에 접속된다. 트랜지스터(71a 및 71b)의 게이트는 제각기 커패시터 래더의 단자(73a 및 73b)에 접속될 수 있다. 커패시터 장치(70a)는 상이한 관련된 용량치를 가진 온 및 오프와 같은 제 1 및 2 상태를 가질 수 있다. 이 상태는 공통 노드(72)에 공급된 디지털 제어 워드의 하나의 비트(74)에 의해 제어될 수 있다. 디지털 제어 워드는 버스(75)를 통해 공급될 수 있다. 버스(75)를 통해 공급된 제어 워드의 비트의 수는 커패시터 장치의 수와 동일하다. 버스(75)를 통해 공급된 디지털 제어 워드의 상이한 값은 결과적으로 도 8a에 도시된 용량성 부하 유닛에 대한 상이한 용량치를 생성시킨다.
도 8b는 커패시터 래더로서 실시되는 용량성 부하 유닛(3)의 다른 실시예를 도시한 것이다. 커패시터 래더는, 도 8a에 도시된 커패시터 장치(70a, 70b, ...70n)와 본질적으로 동일한 기능성을 가진 다수의 커패시터 장치(80a, 80b, ...80n)를 포함한다. 커패시터 장치(80a, 80b, ...80n)는 제각기 동등한 설계 및 기능을 갖는다. 그래서, 커패시터 장치(80a)만이 기술될 것이다. 커패시터 장치(80a)는 2개의 커패시터(81a 및 81b)를 포함할 수 있다. 커패시터(81a)의 제 1 단자는 커패시터 래더의 제 1 출력 단자(84a)에 접속된다. 커패시터(81b)의 제 2 단자는 커패시터 래더의 제 2 단자(84b)에 접속된다. 커패시터 장치(80a)는 상이한 관련된 용량치를 가진 온 및 오프와 같은 제 1 및 2 상태를 가질 수 있다. 온 상태에서, 트랜지스터(82a 및 82b)는 도통 상태에 있고, 커패시터(81a 및 81b)는 직렬로 접속된다. 오프 상태에서, 트랜지스터(82a 및 82b)는 비도통 상태에 있고, 커패시터(81a 및 81b)는 분리된다. 또한, MOS 트랜지스터에 의해 제공될 수 있는 트랜지스터(82a 및 82b)의 게이트 단자는 공통 노드(83)에 접속된다. 이 상태는 공통 노드(83)에 공급된 디지털 제어 워드의 하나의 비트(85)에 의해 제어될 수 있다. 디지털 제어 워드는 버스(86)를 통해 공급될 수 있다. 버스(86)를 통해 공급된 제어 워드의 비트의 수는 커패시터 장치의 수와 동일하다. 버스(86)를 통해 공급된 디지털 제어 워드의 상이한 값은 결과적으로 도 8b에 도시된 용량성 부하 유닛에 대한 상이한 용량치를 생성시킨다.
용량성 회로를 형성하는 도 8a 및 8b의 커패시터 래더 중 어느 하나는 도 1의 실시예에서의 용량성 부하 유닛(3)으로서 이용될 수 있다. 도 2, 3 및 6의 실시예에서, 도 8a의 커패시터 래더는 제 1 용량성 부하 유닛(3a)으로서 이용될 수 있고, 도 8b의 커패시터 래더는 제 2 용량성 부하 유닛(3b)으로서 이용될 수 있거나, 그 역으로 이용될 수 있다. 선택적으로, 제 1 및 2 용량성 부하 유닛(3a, 3b)의 양방은, 도 2, 3 및 6의 실시예에서, 도 8a의 커패시터 래더 또는 도 8b의 커패시터 래더에 의해 제공된다. 버스(75 및 86)를 통해 공급된 제어 워드는 메모리 유닛(5a) 또는 메모리 유닛(5b) 중 어느 하나에 기억된 값에 의해 공급될 수 있다.
커패시터 래더 내의 커패시터 장치의 용량치의 선택에 관한 실시를 위한 여러 접근법이 이용될 수 있다. 예컨대, 이진 가중(binary-weighted) 접근법이 이용될 수 있는데, 여기서, k:th 비트와 관련된 커패시터 장치의 온 상태 커패시턴스는 단위 커패시턴스의 2k-1 배이다. 이 솔루션은 제어 워드(75, 86)가 이진 표현법(binary representation)에서 소수의 비트(a small number of bits)를 생성한다는 점에서 저 복잡성을 제공한다. 그러나, 이진 가중 접근법은 구성 요소의 파라미터 변동으로 유발된 커패시턴스 부정합(capacitance mismatch)에 영향을 받기 쉬울 수 있다. 선택적 솔루션은 온도계 코드(thermometer-coded) 접근법을 이용하는 것인데, 여기서, 모든 커패시터 장치의 온 상태 커패시턴스는 동일하다. 이 접근법은, 이진 가중 접근법보다 커패시터 부정합에 영향을 덜 받기 쉬우며, 커패시터 래더의 커패시턴스가 제어 워드(75, 86)로 나타낸 제어 신호의 단조 함수(monotonic function)임을 보증한다. 그러나, 온도계 코드 접근법은, 제어 워드(75, 86)가 이진 가중 접근법보다 더 많은 비트를 필요로 하는 온도계 코드 표현법에 있으므로 복잡성을 더욱 높일 수 있다. 제어 워드(75, 86)의 제 1 부분이 이진 표현법에 있고, 제 2 부분이 온도계 코드에 있는 이진 가중 및 온도계 코드 접근법 간의 하이브리드(hybrid)는 선택적인 접근법이다.
선택적인 실시예에서, 하나 이상의 용량성 부하 유닛(3, 3a, 3b)은 디지털- 아날로그 변환기를 통해 디지털식으로 제어되는 버랙터 다이오드로 실현될 수 있다. 추가적 선택적 실시예에서, 하나 이상의 용량성 부하 유닛은 시그마-델타 변조기를 통해 디지털식으로 제어되는 커패시터 래더로 실현될 수 있다. 디지털식으로 제어되는 커패시터 래더는 시그마-델타 변조기에 의해 스위치 인/아웃(in/out)되는 단일 커패시턴스를 포함할 수 있다.
도 9는 발진기 장치(1)가 다수의 외부 장치에 접속되는 실시예를 도시한 것이다. 발진기 장치 그 자체는, 예컨대, RF (Radio Frequency) ASIC 내에 제공될 수 있다. 제 1 외부 장치(100)는, 예컨대, 발진기 신호에 의해 제공되는 클록 신호를 필요로 하는 디지털 기저대 ASIC일 수 있다. 이동 전화와 같은 통신 장치에서, 다른 기능성은 클록 신호를 필요로 할 수 있다. 클록 신호를 필요로 하는 제 2 외부 장치(200)는 Bluetooth 무선 송수신기와 같은 단거리 통신 유닛일 수 있다. 클록 신호를 필요로 하는 제 3 외부 장치(300)는 WLAN (Wireless Local Area Network) 통신 유닛일 수 있다. 클록 신호를 필요로 하는 제 4 외부 장치(400)는 GPS (Global Positioning System) 유닛일 수 있다. 외부 장치(100, 200, 300, 400)의 각각은 제각기 발진기 장치(1)의 입력 및 출력 단자에 접속된 출력 단자 및 입력 단자를 가질 수 있다. 클록 신호 요구 메시지는 외부 장치의 출력 단자 상에서 발진기 장치(1)의 입력 인터페이스 회로(17)의 입력으로 제공될 수 있다. 클록 신호, 즉, 발진기 장치(1)의 출력 신호는 이에 응답하여 이들의 입력 단자에서 수신될 수 있다.
본 발명의 실시예에 따르면, 어느 외부 장치(200, 300, 400)는 클록 신호를 요구할 수 있다. 결과적으로, 발진기 장치(1)의 짧은 시동 시간은 외부 장치(100)를 가동하지 않고, 또는 시동을 제어하도록 어느 외부 장치(200, 300, 400)에서의 소프트웨어를 실시하지 않고 제공될 수 있다. 그래서, 시스템 설계가 덜 복잡해진다.
도 1-6에서, 발진기 코어(2)는 차동 구조로 도시된다. 선택적으로, 발진기 코어(2)는 싱글 엔디드 구조를 가질 수 있다.
도 10은 발진기 장치(1)가 실시될 수 있는 전자 장치(500)를 도시한 것이다. 이 전자 장치는 또한 외부 장치(100, 200, 300, 400) 중 어느 하나를 포함할 수 있다. 전자 장치(500)는, 예컨대, 휴대형 또는 핸드헬드형 이동 무선 통신 장비, 이동 무선 단말기, 이동 전화, 페이저, 커뮤니케이터, 전자 오가나이저, 스마트폰 또는 컴퓨터일 수 있다. 도시된 실시예에서, 전자 장치는 이동 전화이다.
발진기 장치(1)로부터의 출력 신호는 클록 신호를 제공할 수 있다. 클록 신호는, 외부 장치(100, 200, 300, 400)와 같은 수개의 장치가 클록 신호를 필요로 하는 시스템 내에 제공되는 제 1 클록 신호일 수 있다. 클록 신호는 또한 시스템 내에 제공되는 유일한 클록 신호일 수 있다.
일부 실시예에 따르면, 제 11에서 흐름도로 도시되는 발진기 장치(1)의 고속 시동을 위한 방법이 제공된다. 이 방법은,
- 단계(700)에서, 제 1 시간 주기 동안에 제 1 제어 신호를 메모리 장치(4)에 공급하는 단계;
- 단계(710)에서, 제 1 제어 신호에 응답하여 제 1 시간 주기 동안에 용량치 를 제어하기 위해 제 1 메모리 유닛(5a) 내에 기억된 값을 용량성 부하 유닛에 공급하는 단계;
- 단계(720)에서, 제 2 시간 주기 동안에 제 2 제어 신호를 메모리 장치(4)에 공급하는 단계;
- 단계(730)에서, 제 2 제어 신호에 응답하여 제 2 시간 주기 동안에 용량치를 제어하기 위해 제 2 메모리 유닛(5b) 내에 기억된 값을 용량성 부하 유닛에 공급하는 단계를 포함한다.
실시예에서, 방법은, 제 2 시간 주기 동안에 스타트 시간 인스턴트를 결정하는 단계를 더 포함한다. 제 2 시간 주기 동안 스타트 시간 인스턴트는, 발진기 장치(1)의 일부 실시예에 관하여 상술한 바와 같이, 발진기 신호의 진폭이 미리 정해진 임계값을 초과할 시기에 기초로 하여 결정될 수 있다. 제 2 시간 주기 동안 스타트 시간 인스턴트는 또한, 발진기 장치(1)의 실시예에 관하여 상술한 바와 같이, 발진기 코어(2)에서 인에이블 신호를 수신한 후에 미리 정해진 시간량에서 발생하는 시간 인스턴트로서 결정될 수 있다.
본 발명은 특정 실시예에 관련하여 기술되었다. 그러나, 상술한 실시예와 다른 실시예들은 본 발명의 범주 내에서 가능하다. 하드웨어 또는 소프트웨어에 의해 방법을 실행하는 상술한 방법 단계와 상이한 방법 단계는 본 발명의 범주 내에 제공될 수 있다. 본 발명의 여러 특징 및 단계는 상술한 것과 다른 조합에서 조합될 수 있다. 본 발명의 범주는 단지 첨부한 특허청구범위에 의해 제한된다.

Claims (14)

  1. 발진기 장치(1)로서,
    발진기 코어(2) 및;
    제어 가능한 용량치를 가지고, 상기 발진기 코어(2)에 접속되는 용량성 부하 유닛(3, 3a, 3b)을 포함하는 발진기 장치에 있어서,
    제 1 및 2 메모리 유닛(5a, 5b)을 포함하고, 상기 용량성 부하 유닛에 접속되는 메모리 장치(4)를 더 포함하는데;
    상기 제 1 메모리 유닛(5a)은, 제 1 시간 주기 동안에 용량치를 제어하기 위해 상기 용량성 부하 유닛(3, 3a, 3b)에 공급되는 제 1 값을 기억하도록 구성되고, 상기 제 1 시간 주기는 상기 발진기 장치의 시동 주기이며;
    상기 제 2 메모리 유닛(5b)은, 제 2 시간 주기 동안에 용량치를 제어하기 위해 상기 용량성 부하 유닛(3, 3a, 3b)에 공급되는 제 2 값을 기억하도록 구성되고, 상기 제 2 시간 주기는 상기 발진기 장치의 동작 주기이며;
    상기 메모리 장치(4)는, 제 1 및 2 제어 신호를 수신하는 하나 이상의 제어 단자를 포함하고, 상기 제 1 제어 신호에 응답하여 제 1 값을 상기 용량성 부하 유닛(3, 3a, 3b)에 공급하고, 상기 제 2 제어 신호에 응답하여 제 2 값을 상기 용량성 부하 유닛(3, 3a, 3b)에 공급하도록 구성되며;
    상기 발진기 코어(2)는 상기 발진기 장치(1)의 발진기 신호의 진폭에 의존하는 적어도 상기 제 2 제어 신호를 생성하도록 구성되는 것을 특징으로 하는 발진기 장치.
  2. 제 1 항에 있어서,
    상기 발진기 코어는 상기 발진기 신호의 진폭에 의존하여 적어도 제 2 제어 신호를 생성하도록 구성된 진폭 검출 유닛(8)을 포함하는 것을 특징으로 하는 발진기 장치.
  3. 제 2 항에 있어서,
    상기 진폭 검출 유닛(8)은 상기 발진기 신호의 진폭이 미리 정해진 임계값을 초과할 시에 제 2 제어 신호를 생성하도록 구성되는 것을 특징으로 하는 발진기 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 진폭 검출 유닛(8)은 Automatic Gain Control unit의 부분을 형성하는 것을 특징으로 하는 발진기 장치.
  5. 제 2 항에 있어서,
    상기 진폭 검출 유닛(8)은 발진기 출력 및 카운터(21)에 유기적으로 접속된 클록 스퀘어러(20)를 포함하고, 상기 클록 스퀘어러(20)는 상기 발진기 신호의 진폭이 미리 정해진 임계값을 초과함에 응답하여 구형파를 생성하도록 구성되며, 상 기 카운터는 상기 클록 스퀘어러(20)가 구형파를 생성하여, 정지값에 도달할 시에 제 2 제어 신호를 생성하기 시작할 시에 카운트하기 시작하도록 구성되는 것을 특징으로 하는 발진기 장치.
  6. 제 5 항에 있어서,
    상기 카운터(21)의 정지값은 프로그램 가능한 것을 특징으로 하는 발진기 장치.
  7. 전술한 항 중 어느 한 항에 있어서,
    상기 제 1 및 2 메모리 유닛(5a, 5b)은 레지스터인 것을 특징으로 하는 발진기 장치.
  8. 전술한 항 중 어느 한 항에 있어서,
    상기 용량성 부하 유닛(3, 3a, 3b)은 하나 이상의 디지털식 제어 가능한 커패시터 회로를 포함하는 것을 특징으로 하는 발진기 장치.
  9. 제 8 항에 있어서,
    각 디지털식 제어 가능한 커패시터 회로는 하나 이상의 커패시터 래더를 포함하는 것을 특징으로 하는 발진기 장치.
  10. 전술한 항 중 어느 한 항에 있어서,
    상기 발진기 장치(1)는,
    시동 요구에 응답하여 상기 발진기 장치의 인에이블 신호를 제공하도록 구성된 입력 인터페이스 회로(17)를 더 포함하는 것을 특징으로 하는 발진기 장치.
  11. 제 10 항에 있어서,
    상기 입력 인터페이스 회로(17)는 시동 요구를 생성하도록 구성된 하나 이상의 외부 장치(100, 200, 300, 400)에 접속되는 것을 특징으로 하는 발진기 장치.
  12. 제 1 항 내지 제 11 항에 따른 발진기 장치를 포함하는 전자 장치(500).
  13. 제 12 항에 있어서,
    상기 전자 장치는 휴대형 또는 핸드헬드형 이동 무선 통신 장비, 이동 무선 단말기, 이동 전화, 페이저, 커뮤니케이터, 전자 오가나이저, 스마트폰 또는 컴퓨터인 것을 특징으로 하는 전자 장치.
  14. 발진기 장치(1)의 시동 방법에 있어서,
    상기 발진기 장치는,
    발진기 코어(2);
    제어 가능한 용량치를 가지고, 상기 발진기 코어(2)에 접속되는 용량성 부하 유닛(3, 3a, 3b);
    상기 용량성 부하 유닛(3, 3a, 3b) 및 상기 발진기 코어(2)에 유기적으로 접속되고, 제 1 및 2 메모리 유닛(5a, 5b)을 포함하며,
    상기 방법은,
    - 상기 발진기 장치의 시동 주기인 제 1 시간 주기(710) 동안에 제어 가능한 용량치를 제어하기 위해 상기 제 1 메모리 유닛(5a) 내에 기억된 제 1 값을 상기 용량성 부하 유닛에 공급하는 단계;
    - 발진기 신호의 진폭을 측정하는 단계;
    - 상기 발진기 장치의 동작 주기인 제 2 시간 주기 동안 스타트 시간 인스턴트를 발진기 신호가 미리 정해진 임계값을 초과할 시의 시간 인스턴트로서 선택하는 단계 및;
    - 제 2 시간 주기(730) 동안에 용량치를 제어하기 위해 상기 제 2 메모리 유닛(5b) 내에 기억된 제 2 값을 상기 용량성 부하 유닛에 공급하는 단계를 포함하는 것을 특징으로 하는 발진기 장치의 시동 방법.
KR1020087014984A 2005-11-24 2006-11-23 시동 제어 장치를 구비한 발진기 KR20080069262A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP05111220.9 2005-11-24
EP05111220A EP1791252A1 (en) 2005-11-24 2005-11-24 Oscillator comprising a startup control device
US73994805P 2005-11-28 2005-11-28
US60/739,948 2005-11-28

Publications (1)

Publication Number Publication Date
KR20080069262A true KR20080069262A (ko) 2008-07-25

Family

ID=37635702

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087014984A KR20080069262A (ko) 2005-11-24 2006-11-23 시동 제어 장치를 구비한 발진기

Country Status (4)

Country Link
JP (1) JP2009517905A (ko)
KR (1) KR20080069262A (ko)
TW (1) TW200729693A (ko)
WO (1) WO2007060210A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
EP3958468B1 (en) * 2008-02-28 2024-01-31 pSemi Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8169270B2 (en) * 2009-05-07 2012-05-01 Qualcomm Incorporated Overlapping, two-segment capacitor bank for VCO frequency tuning
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
JP7326709B2 (ja) 2018-07-20 2023-08-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
EP3965290A1 (en) * 2020-09-07 2022-03-09 The Swatch Group Research and Development Ltd Crystal oscillator and startup method for a crystal oscillator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534826A (en) * 1994-10-24 1996-07-09 At&T Corp. Oscillator with increased reliability start up
JP3421747B2 (ja) * 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
US5844448A (en) * 1997-09-12 1998-12-01 Motorola, Inc. Method and apparatus for optimizing an oscillator start up time
JP3829525B2 (ja) * 1998-04-02 2006-10-04 セイコーエプソン株式会社 容量アレイユニット及び発振回路
US6646514B2 (en) * 2000-12-28 2003-11-11 Cts Corporation System and method for reducing startup time in a temperature controlled crystal oscillator
US6563390B1 (en) * 2000-12-29 2003-05-13 Cypress Semiconductor Corp. Digitally compensated voltage controlled oscillator
EP1429451A1 (en) * 2002-12-11 2004-06-16 Dialog Semiconductor GmbH High quality Parallel resonance oscillator

Also Published As

Publication number Publication date
JP2009517905A (ja) 2009-04-30
WO2007060210A1 (en) 2007-05-31
TW200729693A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
EP1791252A1 (en) Oscillator comprising a startup control device
US7633351B2 (en) Differential ring oscillator
US9231519B2 (en) Temperature compensation for oscillator
US6400231B1 (en) Numerically controlled variable oscillator
JP6185741B2 (ja) 周波数同期ループ回路及び半導体集積回路
KR20080069262A (ko) 시동 제어 장치를 구비한 발진기
US20060218417A1 (en) Automatically switching power supply sources for a clock circuit
EP2311188B1 (en) Apparatus and method for tuning a gm-c filter
JP2012039475A (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US7400206B2 (en) Clock circuit with programmable load capacitors
JP2002353740A (ja) 変調用半導体集積回路および発振回路の検査方法
CN110838824A (zh) 用于改善线性度的偏置电路和功率放大器
KR20110058406A (ko) 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로
US11075602B1 (en) Oscillator compensation using bias current
CN106656119B (zh) 可数字地重新配置的超高精准内部振荡器
US8358175B2 (en) Oscillator architecture having fast response time with low current consumption and method for operating the oscillator architecture
CN115800923A (zh) 一种rc振荡器和电子设备
CN113131868B (zh) 数字调节振荡器
US6914494B1 (en) Very low current oscillator with variable duty cycle
EP3282583B1 (en) Oscillator circuit
US7446597B2 (en) Voltage-controlled current source and frequency scanner using the same
US6288616B1 (en) Multifrequency low-power oscillator for telecommunication IC's
US8674741B2 (en) Delay chain circuit
KR101375922B1 (ko) 저전력 이완 발진기
KR102494339B1 (ko) 온도 및 전원전압 보상기능을 갖는 튜너블 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application