JP2002228690A - 電源検出回路 - Google Patents

電源検出回路

Info

Publication number
JP2002228690A
JP2002228690A JP2001025806A JP2001025806A JP2002228690A JP 2002228690 A JP2002228690 A JP 2002228690A JP 2001025806 A JP2001025806 A JP 2001025806A JP 2001025806 A JP2001025806 A JP 2001025806A JP 2002228690 A JP2002228690 A JP 2002228690A
Authority
JP
Japan
Prior art keywords
power supply
voltage
circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001025806A
Other languages
English (en)
Other versions
JP3606814B2 (ja
Inventor
Masayoshi Kinoshita
雅善 木下
Jun Kajiwara
準 梶原
Shiro Sakiyama
史朗 崎山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001025806A priority Critical patent/JP3606814B2/ja
Priority to US10/053,552 priority patent/US6686782B2/en
Publication of JP2002228690A publication Critical patent/JP2002228690A/ja
Application granted granted Critical
Publication of JP3606814B2 publication Critical patent/JP3606814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 電源電圧を線形分割する電源分割回路３０の
出力電圧Ａと基準電圧回路３１の基準電圧Ｂとを比較回
路３２で比較することにより電源を検出して信号を出力
するようにした電源検出回路において、外付け部品を用
いることなく、急峻な電源立上り時に出力電圧Ａが基準
電圧Ｂを上回って立ち上がることに起因する誤信号の出
力を防止できるようにする。 【解決手段】 電源分割回路３０と比較回路３２との間
に、ソース端子が電源分割回路３０の出力端子に接続さ
れる一方、ドレイン端子が比較回路３２の入力端子に接
続されかつゲート端子がグランド側に接続されるように
ＰＭＯＳトランジスタ４１を介設し、出力電圧Ａがトラ
ンジスタ４１の閾値電圧よりも高くなるまでソース−ド
レイン間をＯＦＦ状態にして、出力電圧信号の比較回路
３２への入力を無効にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源を検出して信
号を出力する電源検出回路に関し、特に電源電圧の急峻
な立上りに起因した誤信号の出力を防止する対策に関す
る。
【０００２】
【従来の技術】一般に、予め定められた所定の電圧を基
に電源を検出するようにした電源検出回路は、図１９及
び図２０に示すように、例えば、半導体集積回路１０１
内の演算回路１０２に対するリセット信号生成回路とし
て用いられていて、一般に、電源電圧が所定電圧Vo以下
であるときには電源は未検出であるとして未検出信号を
出力し、それにより演算回路１０２を停止させる一方、
電源電圧が所定電圧Voよりも高いときには電源が検出さ
れたとして検出信号を出力し、それにより演算回路１０
２を動作させ、これらにより半導体集積回路１０１が動
作するようになっている。
【０００３】このような電源検出回路１０３は、図２１
に示すように、電源端子−グランド端子間に直列に配置
された２個の抵抗１１３により電源電圧を線形分割して
該分割点での電圧である出力電圧Ａの信号を出力する電
源分割回路１３０と、基準電圧Ｂの信号を出力する基準
電圧回路１３１と、電源分割回路１３０の出力電圧Ａと
基準電圧回路１３１の基準電圧Ｂとを互いに比較する比
較回路１３２とで構成されている。ここで、電源分割回
路１３０の出力電圧Ａは、電源電圧を抵抗分割した電圧
であるため、図２２（ａ）に示すように、電源電圧に比
例して変化する。一方、基準電圧回路１３１の基準電圧
Ｂは、電源電圧が所定電圧Voだけあるときの出力電圧Ａ
に等しく定められていて、安定状態においては電源電圧
に拘わらず常に一定である。そして、比較回路１３２で
の比較結果に基づき、一般には、出力電圧Ａが基準電圧
Ｂ以下であるときに電源電圧は所定電圧Vo以下であると
見做して未検出信号（図示する例ではロー信号Ｌ）を出
力する一方、出力電圧Ａが基準電圧Ｂよりも高いときに
は、電源電圧は所定電圧Voよりも高いと見做して検出信
号（図示する例ではハイ信号Ｈ）を出力する。つまり、
出力電圧Ａの波形と基準電圧Ｂの波形とは、電源電圧が
所定電圧Voの値をとる位置で互いに交差して交点を形成
するようになされており、その交点を挟んで出力信号が
切り替わるようになっている。
【０００４】ところで、基準電圧回路１３１は、一般
に、電源の立上りと同時に基準電圧信号を出力するよう
になされているが、安定した一定の基準電圧Ｂの信号を
出力するようになるには、基準電圧回路１３１の回路構
成で定められる一定の時間が必要である。例えば、バン
ドギャップリファレンス回路が基準電圧回路１３１とし
て用いられる場合では、そのバンドギャップリファレン
ス回路が安定した一定の電圧の信号を出力するようにな
るには、帰還回路で定められる一定の時間が必要であ
る。そのため、電源電圧の急峻な立上り時に、出力電圧
Ａが基準電圧Ｂを上回って立ち上がったときには、図２
２（ｂ）に示すように、出力電圧Ａの波形と基準電圧Ｂ
の波形との間に交点が形成されなくなり、このために、
電源検出回路１０３は、未検出信号（ロー信号）を出力
せず、常に検出信号（ハイ信号Ｈ）を出力することにな
り、その結果、半導体集積回路１０１のリセットがなさ
れなくなってしまうという問題がある。
【０００５】この問題に対して、従来では、図１９の場
合のように、半導体集積回路１０１の外部の電源端子に
抵抗器１９０４及びコンデンサ１０５を追加したり、図
２０の場合のように、半導体集積回路１０１の外部の電
源端子に容量の大きいコンデンサ１０５を追加したりし
ており、これらにより、急峻な電源立上り時であっても
半導体集積回路１０１内の電源検出回路１０３にとって
は電源電圧の立上りが緩くなるため、確実に未検出信号
（ロー信号）を出力できるようになっている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
電源検出回路１０３のように、回路本体の外部に抵抗器
１０４やコンデンサ１０５を設けると、それらの外付け
部品により、システムコストが上昇するとともに、実装
面積の増大を招くという欠点がある。
【０００７】本発明は斯かる点に鑑みてなされたもので
あり、その主な目的は、電源分割回路の出力電圧と基準
電圧回路の基準電圧とを比較回路で比較することにより
電源を検出して信号を出力するようにした電源検出回路
において、その回路内に改良を加えることで、システム
コストの上昇や実装面積の増大を招く外付け部品を用い
ることなく、急峻な電源立上り時であっても確実に未検
出信号を出力できるようにすることにある。
【０００８】
【課題を解決するための手段】前記の目的を達成すべ
く、本発明では、電源立上り時に電源電圧が或る電圧に
達するまでの間、電源分割回路から比較回路に入力され
る信号を無効化（請求項１及び２）又は遅延化（請求項
３及び４）するようにした。また、請求項５〜９ので
は、電源分割回路の動作速度を抑えて出力電圧の立上り
を遅くするようにした。さらに、請求項１０〜１３で
は、電源立上り時における基準電圧の不安定状態を利用
し、基準電圧が不安定状態にあるときの電源検出回路自
体の出力信号を固定化（請求項８〜１１）するようにし
た。
【０００９】請求項１の発明では、電源分割回路と基準
電圧回路と比較回路とを備える電源検出回路において、
第二の電圧を予め設定しておき、電源電圧が第二の電圧
よりも低いときには、電源分割回路から比較回路に入力
される出力電圧信号を無効化する一方、電源電圧が第二
の電圧よりも高いときには、前記無効化を停止する信号
無効化手段を設けるようにした。これにより、電源立上
り時に、比較回路における電源分割回路からの入力電圧
が基準電圧回路の基準電圧よりも低い状態の期間が発生
し、よって、急峻な電源立上り時に電源分割回路の出力
電圧が基準電圧を上回って立ち上がったときでも、比較
回路における入力電圧の立上りは緩やかになるため、未
検出信号は確実に出力されるようになる。また、電源電
圧が第二の電圧よりも高いときには信号無効化手段によ
る無効化が停止するため、検出信号は電源電圧の立上り
に応じて出力されるようになり、一方、電源立下り時に
おいては、電源電圧に応じた適正な信号が出力される。
【００１０】なお、本発明において、電源が所定電圧に
基づいて検出されるとは、基本的には電源検出回路の出
力信号を受ける回路の側の条件によるが、一般には、電
源電圧が所定電圧に比べてそれよりも少なくとも高いこ
とであり、一方、電源が未検出であるとは、電源電圧が
所定電圧に比べて少なくとも低いことである。また、第
二の電圧は、所定電圧を含みかつ電源電圧の実用上の最
大値を上限とする任意の範囲内において、電源検出回路
の出力信号を受ける回路の条件に応じて適宜定めること
ができるが、電源検出回路の出力信号を受ける回路の設
計の難易度を下げるためには、所定電圧に近い方が好ま
しい。
【００１１】請求項２の発明では、請求項１の発明にお
いて、比較回路における電源分割回路からの入力電圧が
基準電圧回路の基準電圧以下であるときには、電源は未
検出であると見做す一方、入力電圧が基準電圧よりも高
いときには、電源を検出したと見做すようになされてい
る場合に、電源分割回路と比較回路との間に、ソース端
子が電源分割回路の出力端子に接続される一方、ドレイ
ン端子が比較回路の入力端子に接続され、かつゲート端
子が任意の電源に接続されるようにＰＭＯＳトランジス
タを介設し、このＰＭＯＳトランジスタにより信号無効
化手段を構成するようにした。これにより、電源立上り
時に、出力電圧がＰＭＯＳトランジスタの閾値電圧より
も高くなるまでの間、つまり電源電圧が第二の電圧より
も高くなるまでの間は、ＰＭＯＳトランジスタのソース
−ドレイン間がＯＦＦ状態にあるため、電源分割回路の
出力電圧信号は比較回路に伝わらず、一方、出力電圧が
閾値電圧よりも高いときには、ＰＭＯＳトランジスタの
ソース−ドレイン間がＯＮ状態にあるため、出力電圧信
号は、前記ＰＭＯＳトランジスタの存在しない場合と同
様に比較回路に入力される。よって、請求項１の発明で
の作用は具体的にかつ適正に営まれる。
【００１２】請求項３の発明では、請求項１の発明にお
ける信号無効化手段に代えて、電源分割回路から比較回
路に入力される出力電圧信号を遅延させる信号遅延手段
を設けるようにした。これにより、比較回路における電
源分割回路からの入力電圧の立上りが緩やかになるた
め、急峻な電源立上り時に電源分割回路の出力電圧が基
準電圧回路の基準電圧を上回って立ち上がったときで
も、その出力電圧信号が遅延する分だけ、入力電圧の立
上りは緩くなり、よって、この発明においても、確実に
未検出信号が出力されるようになる。
【００１３】請求項４の発明では、請求項３の発明にお
いて、電源電圧が第二の電圧よりも高いときに信号遅延
手段の遅延動作を無効化する遅延無効化手段を設け、こ
れにより、電源電圧が第二の電圧よりも高い状態での電
源立下り時に、信号遅延手段による出力電圧信号の遅延
に起因して反応速度が低下するという事態を回避できる
ようにした。
【００１４】請求項５の発明では、請求項１の信号無効
化手段，及び請求項３の信号遅延手段に代えて、電源電
圧回路の出力電圧の変化速度を抑制する電圧変化抑制手
段を設け、これにより、急峻な電源立上り時であって
も、出力電圧の立上りを緩やかにするようにした。
【００１５】請求項６の発明では、請求項５の発明にお
いて、電源電圧が第二の電圧よりも高いときに電圧変化
抑制手段の抑制動作を無効化する抑制無効化手段を設
け、これにより、電源電圧が第二の電圧よりも高い状態
での電源立下り時に、電圧変化抑制手段により出力電圧
の変化速度が抑えられることに起因して反応速度が低下
するという事態を回避できるようにした。
【００１６】請求項７の発明では、請求項６の発明にお
いて、電源分割回路の出力端子と第二の電源との間に直
列に配置されるように設けたコンデンサ及びスイッチに
よりそれぞれ電圧変化抑制手段及び抑制無効化手段を構
成し、電源電圧が第二の電圧よりも低いときには、スイ
ッチをＯＮにしてコンデンサへの充電により出力電圧の
変化速度を抑える一方、電源電圧が第二の電圧よりも高
いときには、スイッチをＯＦＦにしてコンデンサの充電
動作を無効化することにより、出力電圧を電源電圧に比
例して変化させるようにする。よって、請求項６の発明
での作用は具体的にかつ適正に営まれる。
【００１７】請求項８の発明では、請求項６の発明にお
いて、抑制無効化手段により電圧変化抑制手段の作動を
切り替える際の基準になる第二の電圧を、電源検出回路
が電源を検出する際の閾値である所定電圧に等しくする
ようにした。これにより、第二の電圧を発生するための
専用の回路が不要になり、その分だけ回路規模が抑えら
れる。
【００１８】請求項９の発明では、請求項８の発明にお
いて、出力電圧が基準電圧以下であるときには電源は未
検出であると見做す一方、出力電圧が基準電圧よりも高
いときには電源を検出したと見做すようになされている
場合に、電源の立上り開始時点では出力電圧と基準電圧
とが互いに等しいということを利用し、電源分割回路の
出力端子と第二の電源との間に配置されるように設けた
コンデンサにより電圧変化抑制手段を構成するととも
に、電源分割回路の出力端子と第二の電源との間にコン
デンサに対し直列に配置されるように設けたスイッチに
より抑制無効化手段を構成して、比較回路の出力、すな
わち電源検出回路の出力によりスイッチをＯＮ／ＯＦＦ
するようにした。つまり、出力電圧が基準電圧以下であ
るときの未検出信号（例えば、ロー信号）によりスイッ
チをＯＮにし、一方、出力電圧が基準電圧よりも高いと
きの検出信号（例えば、ハイ信号）によりスイッチをＯ
ＦＦにする。これにより、電源立上り時には、最初は出
力電圧と基準電圧とが互いに等しくてスイッチがＯＮで
あるため、コンデンサへの充電により電源分割回路の出
力電圧の立上り速度が抑制され、一方、電源立下り時に
は、最初は出力電圧が基準電圧よりも高くてスイッチが
ＯＦＦであるため、出力電圧は電源電圧に比例して変化
する。よって、請求項８の発明での作用は具体的にかつ
適正に営まれる。
【００１９】請求項１０の発明では、電源立上り時の基
準電圧の不安定状態を利用すべく、請求項１の発明の信
号無効化手段，請求項３の発明の信号遅延手段，及び請
求項５の電圧変化抑制手段に代えて、基準電圧が安定状
態にあるか否かを判別し、安定状態にないと判別したと
きには不安定信号を出力する一方、安定状態にあると判
別したときには安定信号を出力する基準電圧判別回路を
設けるとともに、その基準電圧判別回路の不安定信号に
より電源検出回路の出力信号を電源未検出時の信号に固
定化する一方、基準電圧判別回路の安定信号により前記
固定化を解除する出力固定化手段を設けるようにした。
これにより、電源立上り時に基準電圧が不安定状態にあ
るときには出力信号が未検出信号に固定化されるため、
急峻な電源立上り時であっても確実な未検出信号の出力
が行われるとともに、基準電圧が安定状態にある電源立
下り時では、前記出力固定化手段の存在しない場合と同
程度の高速な反応速度が維持され、加えて、緩やかな電
源立上り時であっても、基準電圧の不安定状態に起因し
て出力電圧が基準電圧を上回ることにより誤って検出信
号を出力するという事態が回避される。
【００２０】請求項１１の発明では、請求項１０の発明
において、電源未検出時にロー信号を出力する一方、電
源検出時にハイ信号を出力するようになされている場合
に、比較回路と該比較回路用の電源との間に配置される
ようにスイッチを設けて出力固定化手段を構成し、この
スイッチを不安定信号によりＯＦＦにすることで、比較
回路の電源を切断して該比較回路の出力をプルダウン
し、これにより、出力信号をロー信号、つまり電源未検
出信号に固定化するようにした。
【００２１】請求項１２の発明では、請求項１０の発明
において、出力電圧が基準電圧よりも低いときには電源
は未検出であると見做す一方、出力電圧が基準電圧より
も高いときには電源を検出したと見做すようになされて
いる場合に、出力固定化手段としてのスイッチを、電源
分割回路の出力端子と第二の電源との間に配置されるよ
うに設け、このスイッチを不安定信号によりＯＦＦにす
ることで、電源分割回路の出力端子を第二の電源にショ
ートさせて該電源分割回路の出力をプルダウンし、これ
により出力信号を固定化するようにした。
【００２２】請求項１３の発明では、請求項１０の発明
において、請求項１２の発明の場合と同じく、出力電圧
が基準電圧よりも低いときには電源は未検出であると見
做す一方、出力電圧が基準電圧よりも高いときには電源
を検出したと見做すように成されている場合に、出力固
定化手段としてのスイッチを、電源分割回路と第一の電
源との間に介在するように設け、このスイッチを不安定
信号によりＯＦＦにすることで、電源分割回路の出力を
プルダウンして出力信号をロー信号に固定化するように
した。
【００２３】
【発明の実施の形態】以下、本発明の実施形態を、図面
に基づいて説明する。
【００２４】（実施形態１）図１は、本発明の実施形態
１に係る電源検出回路３の全体構成を示しており、本実
施形態は、請求項１に対応している。
【００２５】この電源検出回路３は、図２に示すよう
に、半導体集積回路１において、電源電圧が、予め定め
られた所定電圧としての第一の電圧に基づいて電源を検
出するようになされていて、電源電圧が第一の電圧以下
であるときには未検出信号を出力して演算回路２の動作
を停止する一方、電源電圧が第一の電圧よりも高いとき
には検出信号を出力して演算回路２を動作させるリセッ
ト信号生成回路として用いられる。
【００２６】電源検出回路３は、第一の電源に接続され
る電源端子１０と、第二の電源としてのグランドに接続
されるグランド端子１１と、信号を出力するための出力
端子１２とを備えているとともに、電源端子１０及びグ
ランド端子１１間に印可された電源電圧を線形分割して
得られる出力電圧Ａの信号を出力する電源分割回路３０
と、電源電圧が第一の電圧だけあるときの出力電圧Ａに
等しく定められた基準電圧Ｂの信号を出力する基準電圧
回路３１と、電源分割回路３０から入力された出力電圧
信号の電圧である入力電圧Ｃと基準電圧回路３１から入
力された基準電圧信号の基準電圧Ｂとを互いに比較する
比較回路３２とを備えていて、入力電圧Ｃが基準電圧Ｂ
以下であるときには、電源は未検出であると見做して未
検出信号としてのロー信号Ｌを出力する一方、入力電圧
Ｃが基準電圧Ｂよりも高いときには、電源が検出された
と見做して検出信号としてのハイ信号Ｈを出力するよう
になされている。
【００２７】具体的には、電源分割回路３０は、電源端
子１０とグランド端子１１との間に直列に配置された二
つの抵抗器１３と、それら二つの抵抗器１３の間に設け
られた出力端子とからなっていて、電源端子１０及びグ
ランド端子１１間に印可された電源電圧を二つの抵抗器
１３により線形分割してその分割点での出力電圧Ａの信
号を出力端子から出力するようになっている。
【００２８】基準電圧回路３１としては、図３に示すよ
うに、抵抗器１６と、ダイオード１７と、オペアンプ１
８とが接続されてなるバンドギャップリファレンス回路
が用いられる。
【００２９】比較回路３２は、その入力側に、電源分割
回路３０からの出力電圧信号が入力される入力端子と、
基準電圧回路３１からの基準電圧信号が入力される入力
端子とを有しており、その出力側は、電源検出回路３の
出力端子１２に接続されている。また、比較回路３２に
は、該比較回路３２を動作させるための電源端子１４と
グランド端子１５とが設けられている。
【００３０】そして、本実施形態では、電源分割回路３
０の出力端子と、比較回路３２の電源分割回路３０側の
入力端子との間に、信号無効化手段としての信号無効化
回路４０が介設されている。この信号無効化回路４０
は、予め設定された第二の電圧を有していて、電源電圧
が第二の電圧以下であるときには、電源分割回路３０の
出力電圧信号が比較回路３２の電源分割回路３０側の入
力端子に伝わらないように働き、一方、電源電圧が第二
の電圧よりも高いときには、電源分割回路３０の出力電
圧信号を比較回路３２の入力端子に伝わらせる回路であ
る。
【００３１】以上のように構成された電源検出回路３の
作用を、図４の電圧特性図に基づいて説明する。電源分
割回路３０の出力側のノード電圧である出力電圧Ａは、
電源電圧を線形分割したものであるので該電源電圧に比
例した波形となる。これに対し、基準電圧回路３１の出
力側のノード電圧である基準電圧Ｂは、電源電圧の小さ
い領域では基準電圧回路３１が動作できないため一定で
はないが、或る電圧以上の領域では電源電圧の変化に拘
わらず一定電圧の波形となる。そして、比較回路３２の
電源分割回路３０側の入力端子の電圧である入力電圧Ｃ
は、電源電圧が信号無効化回路４０の働く第二の電圧以
下である領域ではグランドレベルとなるが、第二の電圧
よりも高い領域では電源分割回路３０の出力電圧Ａと同
電位になる。
【００３２】そして、電源電圧がゆっくりと立ち上がる
場合には、図４（ａ）に示すように、基準電圧回路３１
が安定した一定の基準電圧Ｂを出力する領域において、
出力電圧Ａがその波形を基準電圧Ｂの波形に交差させる
ように立ち上がるため、電源電圧が第一の電圧以下であ
るときには電源検出回路３はロー信号Ｌを出力し、また
電源電圧が第一の電圧よりも高いときにはハイ信号Ｈを
出力する。一方、図４（ｂ）に示すように、電源電圧が
急峻に立ち上がった場合には、出力電圧Ａが基準電圧Ｂ
を上回って立ち上り、出力電圧Ａ及び基準電圧Ｂの両波
形間には交点が形成されないことから、従来では常にハ
イ信号を出力してしまうことになる。
【００３３】これに対し、本実施形態では、信号無効化
回路４０を経由した電源分割回路３０の出力電圧Ａであ
る比較回路３２の入力電圧Ｃと、基準電圧回路３１の基
準電圧Ｂとの間に交点が形成されるので、電源検出回路
３は確実にロー信号Ｌを出力することが可能となる。
【００３４】また、電源立下り時の動作は、電源電圧が
第二の電圧よりも高い状態から降下することになって出
力電圧信号が遅延しないため、ゆっくり立ち下がって
も、急峻に立ち下がっても、図４（ａ）の特性となり、
よって、電源検出回路３は正常な信号を出力する。
【００３５】したがって、本実施形態によれば、システ
ムコストの上昇や実装面積の増大を招く外付け部品を用
いることなく、急峻な電源立上り時であっても確実にロ
ー信号Ｌを出力することができ、また電源立下り時には
電源電圧に応じた適正な信号を出力することができる。
【００３６】（実施形態２）図５は、本発明の実施形態
２に係る電源検出回路３の全体構成を示しており、実施
形態１の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、実施形態１を具体化したものであっ
て、請求項２に対応している。
【００３７】本実施形態では、実施形態１の信号無効化
回路４０として、ソース端子が電源分割回路３０の出力
端子に接続される一方、ドレイン端子が比較回路３２の
電源分割回路３０側の入力端子に接続され、かつゲート
端子がグランド側に接続されるＰＭＯＳトランジスタ４
１を用いる。
【００３８】このＰＭＯＳトランジスタ４１は、或る閾
値電圧Ｖtpを有していて、ゲート−ソース間の電圧が閾
値電圧Ｖtpよりも高くないと、ソース−ドレイン間に電
流が流れないという特性を持つ。そのため、電源分割回
路３０の出力電圧ＡがＰＭＯＳトランジスタ４１の閾値
電圧Ｖtpよりも高くなるまで、つまり、電源電圧が、Ｖ
tp＊（１＋Ｒ１／Ｒ２）、という電圧（但し、Ｒ１：電
源端子１０側の抵抗器１３の抵抗値、Ｒ２：グランド端
子１１側の抵抗器１３の抵抗値）よりも高くなって電源
を検出するまで、電源分割回路３０から比較回路３２へ
の出力電圧信号の入力は無効化される。一方、電源電圧
が前記の電圧よりも高いときには、ソース−ドレイン間
はＯＮ状態であるため、出力電圧信号は無効化されるこ
となく比較回路３２に入力される。
【００３９】したがって、本実施形態によれば、実施形
態１における第二の電圧をＶtp＊（１＋Ｒ１／Ｒ２）と
した状態（第二の電圧＝Ｖtp＊（１＋Ｒ１／Ｒ２））と
することができ、よって、実施形態１による効果を具体
的にかつ適正に得ることができる。
【００４０】なお、上記の実施形態では、ＰＭＯＳトラ
ンジスタ４１のゲート端子をグランド側に接続するよう
にしているが、任意の電圧Ｖpgの端子に接続し、それに
より、第二の電圧を、Ｖtp＊（１＋Ｒ１／Ｒ２）＋Ｖp
g、という任意の電圧（第二の電圧＝Ｖtp＊（１＋Ｒ１
／Ｒ２）＋Ｖpg）に定めるようにしてもよい。
【００４１】（実施形態３）図６は、本発明の実施形態
３に係る電源検出回路３の全体構成を示しており、実施
形態１の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、請求項３及び４に対応するものであ
る。
【００４２】本実施形態では、実施形態１の信号無効化
回路４０に代えて、電源分割回路３０の出力端子と比較
回路３２の電源分割回路３０側の入力端子との間に、信
号遅延手段としての信号遅延回路５０が介設されている
とともに、この信号遅延回路５０の遅延機能を無効化す
る遅延無効化手段としての遅延無効化回路５１を備える
ようになされている。
【００４３】ここで、信号遅延回路５０は、電源分割回
路３０から比較回路３２に入力される出力電圧信号を遅
延させるように働く回路である。そして、遅延無効化回
路５１は、電源電圧が第二の電圧よりも高いときには、
電源分割回路３０の出力電圧信号が比較回路３２の入力
端子に遅延せずに伝わるように信号遅延回路５０の遅延
動作を無効化する回路である。つまり、出力電圧信号
は、電源電圧が第二の電圧以下であるときには、信号遅
延回路５０により比較回路３２への入力が遅延される一
方、電源電圧が第二の電圧よりも高いときには、信号遅
延回路５０による遅延を受けることなく比較回路３２に
入力されるようになっている。なお、その他の構成は、
実施形態１の場合と同じであるので説明は省略する。
【００４４】以上のように構成された電源検出回路３の
作用を、図７に基づいて説明する。電源電圧がゆっくり
と立ち上がる場合には、図７（ａ）に示すように、出力
電圧Ａは、基準電圧回路３１が安定した一定の基準電圧
Ｂを出力する領域において該基準電圧Ｂとの間で波形同
士を交差させるように立ち上がるため、電源検出回路３
は正常な値の信号を出力する。一方、電源電圧が急峻に
立ち上がる場合には、図７（ｂ）に示すように、出力電
圧Ａは基準電圧Ｂに交差することなく立ち上がるため、
従来では、常にハイ信号Ｈを出力してしまう。
【００４５】これに対し、本実施形態では、比較回路３
２における電源分割回路３０からの入力電圧Ｃの立上り
が信号遅延回路５０により遅延されるため、この入力電
圧Ｃが波形を基準電圧Ｂの波形に交差させるように立ち
上がり、よって、電源検出回路３は、入力電圧Ｃが基準
電圧Ｂに達するまでは確実にロー信号Ｌを出力すること
が可能になる一方、入力電圧Ｃが基準電圧Ｂよりも高く
なってからはハイ信号Ｈを出力するようになる。
【００４６】また、電源立下り時には、電源電圧は第二
の電圧よりも高い状態から降下することになって、遅延
無効化回路５１により信号遅延回路５０の遅延動作が無
効化されるため、電源分割回路３０の出力電圧信号は遅
延せずに比較回路３２に入力され、よって、信号遅延回
路５０の存在しない場合と同程度の高速応答が維持され
る。
【００４７】したがって、本実施形態によっても、実施
形態１の場合と同じ効果を奏することができる。
【００４８】（実施形態４）図８は、本発明に実施形態
４に係る電源検出回路３の全体構成を示しており、実施
形態１の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、請求項５〜７に対応するものであ
る。
【００４９】本実施形態では、電源検出回路３は、実施
形態１の信号無効化回路４０，及び実施形態３の信号遅
延回路５０に代えて、電源分割回路３０の出力端子とグ
ランド側との間に配置されるように設けられた電圧変化
抑制手段としてのコンデンサ６０を備えている。また、
コンデンサ６０に直列に配置されるように設けられた抑
制無効化手段としてのスイッチ６１と、電源電圧を検出
する簡易電源検出回路３３とを備えていて、簡易電源検
出回路３３の出力によりスイッチ６１をＯＮ／ＯＦＦす
るようになされている。
【００５０】簡易電源検出回路３３は、電源電圧が第二
の電圧以下であるときには、スイッチ６１をＯＮにする
信号を出力し、一方、電源電圧が第二の電圧よりも高い
ときには、スイッチ６１をＯＦＦにする信号を出力する
ように働く。これにより、電源分割回路３０の出力電圧
Ａは、電源電圧が第二の電圧以下であるときには、コン
デンサ６０により電源電圧に比べて変化の速度が遅くな
り、一方、電源電圧が第二の電圧よりも高いときには、
コンデンサ６０がみえなくなるため、電源電圧に比例し
て変化することになる。
【００５１】簡易電源検出回路３３の具体例としては、
例えば、図９に示すように、電流源１９とダイオード２
０とからダイオード２０の閾値電圧を形成し、この閾値
電圧と電源電圧とを互いに比較することによって、電源
検出を行うようにしたものが挙げられる。なお、ダイオ
ード２０の閾値電圧は、温度によって小さくなる特性を
持つため、この簡易電源検出回路３３は温度によって検
出電圧が異なってしまうが、第二の電圧は一定電圧であ
る必要はないため、このような回路構成を使用すること
が可能である。
【００５２】以上のように構成された電源検出回路３の
作用を説明すると、電源立上り時において、電源電圧が
第二の電圧以下である領域では、スイッチ６１がＯＮで
あるため、電源分割回路３０の出力電圧Ａの立上り速度
は電源電圧の立上り速度に比べて遅くなる。これによ
り、電源電圧が急峻に立ち上がったときでも、出力電圧
Ａはその波形が基準電圧Ｂの波形に交差するように緩や
かに立ち上がり、よって、急峻な電源立上り時であって
も、確実なロー信号Ｌの出力が可能である。そして、電
源電圧が第二の電圧よりも高い領域では、ハイ信号Ｈが
出力されるとともに、スイッチ６１がＯＦＦであるた
め、出力電圧Ａは電源電圧に比例して変化する。
【００５３】一方、電源立下り時には、電源電圧が第二
の電圧よりも高い状態から降下することになってスイッ
チ６１がＯＦＦであるため、出力電圧Ａは電源電圧に比
例して立ち下り、よって、コンデンサ６０の存在しない
場合と同程度の応答速度が維持される。なお、比較回路
３２における電源分割回路３０からの入力電圧Ｃは、実
施形態１〜３の場合とは異なり、出力電圧Ａと常に同電
位である。
【００５４】したがって、本実施形態によっても、実施
形態１の場合と同じ効果を奏することができる。
【００５５】（実施形態５）図１０は、本発明の実施形
態５に係る電源検出回路の全体構成を示しており、実施
形態４の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、実施形態４の場合とは別の態様を示
すものであって、請求項８及び９に対応している。
【００５６】本実施形態では、実施形態４のスイッチ６
１をＰＭＯＳスイッチ６２に置き替えるとともに、その
ＰＭＯＳスイッチ６２を、実施形態４の簡易電源検出回
路３３に代えて、比較回路３２の出力、つまり電源検出
回路３自身の出力信号によりＯＮ／ＯＦＦするようにし
ている。
【００５７】具体的には、ＰＭＯＳスイッチ６２は、電
源検出回路３のロー信号ＬによりＯＮになる一方、電源
検出回路３のハイ信号ＨによりＯＦＦになるようになっ
ている。つまり、電源立上り開始時点の電源電圧が小さ
いときには、出力電圧Ａと基準電圧Ｂとが互いに等しく
て電源検出回路３はロー信号Ｌを出力するということを
利用し、そのロー信号ＬによりＰＭＯＳスイッチ６２を
ＯＮにしてコンデンサ６０を働かせることで、電源立上
り時に電源分割回路３０の出力電圧Ａをその波形が基準
電圧Ｂの波形に交差するようにゆっくりと立ち上げるよ
うにし、これにより、電源電圧が急峻に立ち上がったと
きでも確実にロー信号Ｌを出力させ、一方、出力電圧Ａ
が基準電圧Ｂよりも高くなってハイ信号Ｈが出力される
ようになった後は、そのハイ信号ＨによりＰＭＯＳスイ
ッチ６２をＯＦＦにしてコンデンサ６０を無効にするこ
とで、入力電圧Ｃを電源電圧に比例して変化させ、それ
により電源立下り時の高速な反応を維持するようにして
いる。
【００５８】電源がゆっくり立ち上がる場合の出力電圧
Ａ及び基準電圧Ｂの各変化を、図１１（ａ）に、また、
電源が急峻に立ち上がる場合のそれら電圧Ａ，Ｂ，Ｃの
各変化を、図１１（ｂ）にそれぞれ併せて示す。
【００５９】したがって、本実施形態によっても、実施
形態４の場合と同じ効果を奏することができる。
【００６０】（実施形態６）図１２は、本発明の実施形
態６に係る電源検出回路の全体構成を示しており、実施
形態１の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、請求項１０に対応するものである。
【００６１】本実施形態では、実施形態１の信号無効化
回路４０，実施形態３の信号遅延回路５０，並びに実施
形態４及び５のコンデンサ６０に代えて、基準電圧回路
３１が安定状態にあるかどうかを判別する基準電圧判別
回路７０と、この基準電圧判別回路７０の出力により電
源検出回路３の出力信号を強制的にロー信号Ｌに固定す
る出力固定化手段としての出力ロー固定回路７１とを備
えている。
【００６２】基準電圧判別回路７０は、出力ロー固定回
路７１に対し、基準電圧Ｂが電源電圧に対して一定でな
くて不安定状態にあると判別したきには、不安定信号を
出力し、一方、基準電圧Ｂが電源電圧に対して一定な安
定状態にあると判別したときには安定信号を出力する回
路である。このような基準電圧判別回路７０の具体例と
しては、例えば、図１３に示すように、電流源１９とダ
イオード２０とからダイオード２０の閾値電圧を形成
し、このダイオード２０の閾値電圧と、基準電圧回路３
１の基準電圧Ｂとを比較器２１により互いに比較するこ
とによって、基準電圧Ｂの安定状態を判別するようにし
たものが挙げられる。
【００６３】出力ロー固定回路７１は、比較回路３２の
出力端子と電源検出回路３の出力端子１２との間に介設
されていて、基準電圧判別回路７０が不安定信号を出力
したときには、電源検出回路３の出力を強制的にロー信
号Ｌに固定化し、一方、基準電圧判別回路７０が安定信
号を出力したときには、比較回路３２の出力をそのまま
電源検出回路３の出力とするようになされている。
【００６４】以上のように構成された電源検出回路３の
動作を、図１４に基づいて説明すると、電源立上り時に
おける電源電圧の低い領域では、図１４（ａ）に示すよ
うに、基準電圧Ｂが不安定状態にあるため、基準電圧判
別回路７０は不安定信号を出力し、この不安定信号によ
り出力ロー固定回路７１は電源検出回路３の出力を強制
的にロー信号Ｌに固定する。よって、電源電圧が急峻に
立ち上がっても、ロー信号Ｌは出力される。なお、電源
電圧が緩やかに立ち上がる場合であっても、基準電圧Ｂ
の不安定状態に起因して出力電圧Ａが基準電圧Ｂを上回
ることがあり、そのために、従来では電源電圧が第一の
電圧以下であるにも拘わらず誤ってハイ信号を出力する
ことになるが、本実施形態では、基準電圧Ｂが不安定領
域にあるときには出力がロー信号Ｌに固定されるため、
そのような事態は回避される。
【００６５】やがて、基準電圧Ｂが安定状態に入ると、
基準電圧判別回路７０は安定信号を出力し、この安定信
号により出力ロー固定回路７１は、比較回路３２の比較
結果をそのまま電源検出回路３の出力信号として出力す
る。その際に、電源分割回路３０の出力電圧Ａが未だ基
準電圧Ｂよりも低い領域では、比較回路３２の結果から
電源検出回路３の出力はロー信号Ｌになる。そして、電
源分割回路３０の出力電圧Ａが基準電圧Ｂよりも高い領
域では、比較回路３２の結果から電源検出回路３の出力
はハイ信号Ｈになる。
【００６６】一方、電源電圧が急峻に立ち上がる場合に
は、出力電圧Ａが基準電圧Ｂを上回っていて両波形間に
交点が形成されないことから、比較回路３２での比較結
果により、図１４（ｂ）に示すように、従来では常にハ
イ信号となる。これに対し、本実施形態では、電源立上
り時の基準電圧Ｂの不安定領域では出力信号は強制的に
ロー信号Ｌとなり、よって、確実にロー信号Ｌを出力す
ることが可能である。
【００６７】また、電源立下り時には、基準電圧Ｂは既
に安定状態にあるため、比較回路３２の結果が電源検出
回路３の結果となり、よって、出力ロー固定回路７１の
存在しない場合と同程度の高速な反応が維持される。
【００６８】したがって、本実施形態によれば、電源電
圧が小さいときには必ず基準電圧Ｂの不安定領域が存在
することを利用し、基準電圧Ｂが不安定領域にあるとき
には出力をロー信号Ｌに固定化する一方、基準電圧Ｂが
安定領域にあるときには、比較回路３２の出力をそのま
ま電源検出回路３の出力にするようにしたので、急峻な
電源立上り時でも、確実なロー信号Ｌの出力を可能にす
るとともに、電源立下り時の高速な反応を維持すること
ができる。
【００６９】さらに、本実施形態によれば、緩やかな電
源立上り時であっても、基準電圧Ｂの不安定状態により
出力電圧Ａが基準電圧Ｂを上回ることに起因して誤って
ハイ信号が出力されるという事態を回避することもでき
る。
【００７０】（実施形態７）図１５は、本発明の実施形
態７に係る電源検出回路の全体構成を示しており、実施
形態６の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、請求項１１に対応していて、実施形
態６の場合とは別の態様を示すものである。
【００７１】本実施形態では、出力固定化手段として、
実施形態６の出力ロー固定回路７１に代えて、比較回路
３２と該比較回路３２の電源端子１４との間にスイッチ
７２を設け、このスイッチ７２を基準電圧判別回路７０
の判別結果によりＯＮ／ＯＦＦするようにしている。具
体的には、スイッチ７２は、基準電圧判別回路７０の不
安定信号によりＯＦＦになり、一方、基準電圧判別回路
７０の安定信号によりＯＮになるようになっている。
【００７２】以上のように構成された電源検出回路３の
動作を説明すると、基準電圧Ｂが不安定領域にあるとき
には、スイッチ７２がＯＦＦであるために、比較回路３
２が非作動状態になってその出力がプルダウンし、この
ことで、電源検出回路３の出力はロー信号Ｌに固定化さ
れる。一方、基準電圧Ｂが安定領域にあるときには、ス
イッチ７２がＯＮであるために、比較回路３２は出力電
圧Ａと基準電圧Ｂとを互いに比較してその結果を出力す
るように動作する。
【００７３】したがって、本実施形態によっても、実施
形態６の場合と同様の効果を奏することができる。
【００７４】（実施形態８）図１６は、本発明の実施形
態８に係る電源検出回路３の全体構成を示しており実施
形態６の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、実施形態６及び７の場合とは別の態
様を示すものであって、請求項１２に対応している。
【００７５】本実施形態では、出力固定化手段として、
実施形態６の出力ロー固定回路７１の代りに、スイッチ
７３を電源分割回路３０の出力端子とグランド側との間
に配置されるように設け、このスイッチ７３を基準電圧
判別回路７０の判別結果によりＯＮ／ＯＦＦするように
している。具体的には、スイッチ７３は、基準電圧判別
回路７０の不安定信号によりＯＮになり、一方、基準電
圧判別回路７０の安定信号によりＯＦＦになるようにな
されている。
【００７６】以上のように構成された電源検出回路３の
動作を、図１７に基づいて説明すると、基準電圧Ｂが不
安定領域にあるときには、スイッチ７３がＯＮであるた
めに電源分割回路３０の出力端子がグランドに接続され
る。これにより、電源分割回路３０の出力電圧Ａの立上
りが、図１７（ａ）に示すように緩やかであっても、ま
た、図１７（ｂ）に示すように急峻であっても、基準電
圧不安定領域においては、出力電圧Ａはグランド電位に
抑えられ、よって、電源検出回路３の出力信号はロー信
号Ｌに固定されることになる。一方、基準電圧Ｂが安定
領域にあるときには、スイッチ７３がＯＦＦであるため
に、出力電圧Ａは従来の場合と同様に電源電圧に比例し
て変化する。よって、電源検出回路３は、通常動作によ
り、比較回路３２における出力電圧Ａと基準電圧Ｂとの
比較結果に応じた信号を出力するようになる。
【００７７】したがって、本実施形態によっても、実施
形態６の場合と同様の効果を奏することができる。
【００７８】（実施形態９）図１８は、本発明の実施形
態９に係る電源検出回路３の全体構成を示しており実施
形態６の場合と同じ部分には同じ符号を付して示してい
る。本実施形態は、施形態６〜８の場合とは別の態様を
示すものであって、請求項１３に対応している。
【００７９】本実施形態では、出力固定化手段として、
実施形態６の出力ロー固定回路７１の代りに、電源端子
１０と電源分割回路３０との間にスイッチ７４を介設
し、このスイッチ７４を基準電圧判別回路７０の判別結
果によりＯＮ／ＯＦＦするようにしている。
【００８０】具体的には、スイッチ７４は、基準電圧判
別回路７０の不安定信号によりＯＦＦになり、このこと
で電源分割回路３０の出力電圧Ａがグランド端子１１を
介してプルダウンされるため、電源検出回路３の出力は
ロー信号Ｌに固定され、一方、基準電圧判別回路７０の
安定信号によりＯＮになり、よって、電源検出回路３は
通常動作を行う。
【００８１】したがって、本実施形態によっても、実施
形態６の場合と同じ効果を奏することができる。
【００８２】
【発明の効果】以上説明したように、請求項１及び２の
発明によれば、電源電圧を線形分割する電源分割回路の
出力電圧と基準電圧回路の基準電圧とを比較回路で比較
することにより電源を検出して信号を出力するようにし
た電源検出回路において、電源立上り時に電源電圧が第
二の電圧に達するまでの間、電源分割回路から比較回路
に入力される信号を無効化するようにしたため、従来の
場合のようなシステムコストの上昇や実装面積の増大を
招く外付け部品を用いることなく、急峻な電源立上り時
に確実に未検出信号を出力することができる。
【００８３】請求項３〜７の発明によれば、電源立上り
時に電源電圧が第二の電圧に達するまでの間、電源分割
回路から比較回路に入力される信号を遅延させるように
したため、これらの発明によっても、請求項１及び２の
発明の場合と同じ効果を奏することができる。
【００８４】請求項５〜９の発明によれば、電源立上り
時に電源電圧が第二の電圧に達するまでの間、電源分割
回路の動作速度を抑えて出力電圧の立上りを遅くするよ
うにしたため、これらの発明によっても、請求項１及び
２の場合と同じ効果を奏することができる。
【００８５】請求項１０〜１３の発明によれば、電源立
上り時における基準電圧の不安定状態を利用し、基準電
圧が不安定状態にあるときの電源検出回路自体の出力信
号を固定化するようにしたため、これらの発明によって
も、請求項１及び２の発明の場合と同じ効果を奏するこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る電源検出回路の全体
構成を示す回路図である。
【図２】電源検出回路を内蔵した半導体集積回路の構成
を示す回路図である。
【図３】基準電圧回路の構成例を示す回路図である。
【図４】（ａ）立上り変化のゆるい電源電圧及び（ｂ）
急峻な立上り電源電圧に対する電源分割回路の出力電
圧，基準電圧回路の基準電圧，及び比較回路の入力電圧
の各変化を併せて示す特性図である。
【図５】本発明の実施形態２に係る電源検出回路の全体
構成を示す回路図である。
【図６】本発明の実施形態３に係る電源検出回路の全体
構成を示す回路図である。
【図７】図４相当図である。
【図８】本発明の実施形態４に係る電源検出回路の全体
構成を示す回路図である。
【図９】簡易電源検出回路の構成例を示す回路図であ
る。
【図１０】本発明の実施形態５に係る電源検出回路の全
体構成を示す回路図である。
【図１１】（ａ）緩やかな立上り電源電圧及び（ｂ）急
峻な立上り電源電圧に対する出力電圧及び基準電圧の各
変化を併せて示す電圧特性図である。
【図１２】本発明の実施形態６に係る電源検出回路の全
体構成を示す回路図である。
【図１３】基準電圧回路及び基準電圧判別回路の構成例
を示す回路図である。
【図１４】図１１相当図である。
【図１５】本発明の実施形態７に係る電源検出回路の全
体構成を示す回路図である。
【図１６】本発明の実施形態８に係る電源検出回路の全
体構成を示す回路図である。
【図１７】図１１相当図である。
【図１８】本発明の実施形態９に係る電源検出回路の全
体構成を示す回路図である。
【図１９】外付け部品である抵抗器及びコンデンサを備
えた従来の電源検出回路を内蔵する半導体集積回路の構
成を示す回路図である。
【図２０】外付け部品である大容量のコンデンサを備え
た従来の電源検出回路を内蔵する半導体集積回路の構成
を示す回路図である。
【図２１】従来の電源検出回路の全体構成を示す図１相
当図である。
【図２２】図４及び図１１相当図である。
【符号の説明】
３ 電源検出回路 １０ 電源端子（第一の電源用の端子） １１ グランド端子（第二の電源用の端子） １２ 出力端子 １４ （比較回路用の）電源端子 ３０ 電源分割回路 ３１ 基準電圧回路 ３２ 比較回路 ４０ 信号無効化回路（信号無効化手段） ４１ ＰＭＯＳトランジスタ（信号無効化手段） ５０ 信号遅延回路（信号遅延手段） ５１ 遅延無効化回路（遅延無効化手段） ６０ コンデンサ（電圧変化抑制手段） ６１ スイッチ（抑制無効化手段） ６２ ＰＭＯＳスイッチ（抑制無効化手段） ７１ 出力ロー固定回路（出力固定化手段） ７２ スイッチ（出力固定化手段） ７３ スイッチ（出力固定化手段） ７４ スイッチ（出力固定化手段） Ｖ0 第一の電圧（所定電圧） Ｖtp 閾値電圧 Ａ （電源分割回路の）出力電圧 Ｂ （基準電圧回路の）基準電圧 Ｃ （比較回路における電源分割回路からの）入力電圧 Ｌ ロー信号（未検出信号） Ｈ ハイ信号（検出信号）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崎山 史朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G035 AA13 AB02 AC01 AC17 AD03 AD04 AD11 AD17 AD23 AD44 AD56 AD61 5J055 AX21 AX57 BX41 CX00 DX01 EY01 EY03 EY10 EY12 EY21 EZ03 EZ09 EZ10 EZ50 EZ51 GX01 GX02 GX06

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 予め定められた所定電圧に基づき、第一
    の電源と第二の電源とからなる電源を検出して信号を出
    力するようにした電源検出回路であって、 前記第一の電源と前記第二の電源との間の電圧である電
    源電圧を線形分割して該分割点での第二の電源に対する
    電圧である出力電圧の信号を出力する電源分割回路と、
    前記電源電圧が前記所定電圧だけあるときの電源分割回
    路の出力電圧に等しく定められた基準電圧の信号を出力
    する基準電圧回路と、前記電源分割回路から入力された
    出力電圧信号の電圧である入力電圧と前記基準電圧回路
    から入力された基準電圧信号の基準電圧とを互いに比較
    する比較回路とを備え、 予め設定された第二の電圧を有し、前記電源電圧が第二
    の電圧よりも低いときには、前記電源分割回路から前記
    比較回路への出力電圧信号の入力を無効化する一方、前
    記電源電圧が第二の電圧よりも高いときには、前記無効
    化を停止する信号無効化手段を備えることを特徴とした
    電源検出回路。
  2. 【請求項２】 請求項１に記載の電源検出回路は、比較
    回路における電源分割回路からの入力電圧が基準電圧回
    路の基準電圧以下であるときには、電源は未検出である
    と見做す一方、前記入力電圧が前記基準電圧よりも高い
    ときには、電源を検出したと見做すように構成され、 信号無効化手段は、 前記電源分割回路と、前記比較回路との間に介在するよ
    うに設けられ、ソース端子が電源分割回路の出力端子に
    接続されている一方、ドレイン端子が比較回路の電源分
    割回路側の入力端子に接続され、かつゲート端子が、閾
    値電圧を第二の電圧に対応させる任意の電源に接続され
    るＰＭＯＳトランジスタであることを特徴とした電源検
    出回路。
  3. 【請求項３】 予め定められた所定電圧に基づき、第一
    の電源と第二の電源とからなる電源を検出して信号を出
    力するようにした電源検出回路であって、 前記第一の電源と前記第二の電源との間の電圧である電
    源電圧を線形分割して該分割点での第二の電源に対する
    電圧である出力電圧の信号を出力する電源分割回路と、
    前記電源電圧が前記所定電圧だけあるときの電源分割回
    路の出力電圧に等しく定められた基準電圧の信号を出力
    する基準電圧回路と、前記電源分割回路から入力された
    出力電圧信号の電圧である入力電圧と前記基準電圧回路
    から入力された基準電圧信号の基準電圧とを互いに比較
    する比較回路とを備え、 前記電源分割回路から前記比較回路への出力電圧信号の
    入力を遅延させるように動作する信号遅延手段を備える
    ことを特徴とした電源検出回路。
  4. 【請求項４】 請求項３に記載の電源検出回路におい
    て、 第二の電圧が予め設定され、 電源電圧が前記第二の電圧よりも高いときに、信号遅延
    手段の遅延動作を無効化する遅延無効化手段を備えるこ
    とを特徴とした電源検出回路。
  5. 【請求項５】 予め定められた所定電圧に基づき、第一
    の電源と第二の電源とからなる電源を検出して信号を出
    力するようにした電源検出回路であって、 前記第一の電源と前記第二の電源との間の電圧である電
    源電圧を線形分割して該分割点での第二の電源に対する
    電圧である出力電圧の信号を出力する電源分割回路と、
    前記電源電圧が前記所定電圧だけあるときの電源分割回
    路の出力電圧に等しく定められた基準電圧の信号を出力
    する基準電圧回路と、前記電源分割回路から入力された
    出力電圧信号と前記基準電圧回路から入力された基準電
    圧信号とに基づき、電源分割回路の出力電圧と基準電圧
    回路の基準電圧とを互いに比較する比較回路とを備え、 前記電源電圧の変化に伴う前記電源分割回路の出力電圧
    の変化の速度を該電源電圧の変化に対して遅延させるよ
    うに動作する電圧変化抑制手段を備えることを特徴とし
    た電源検出回路。
  6. 【請求項６】 請求項５に記載の電源検出回路におい
    て、 第二の電圧が予め設定され、 電源電圧が前記第二の電圧よりも高いときに、電圧変化
    抑制手段の抑制動作を無効化する抑制無効化手段を備え
    ることを特徴とした電源検出回路。
  7. 【請求項７】 請求項６に記載の電源検出回路におい
    て、 電圧変化抑制手段は、 電源分割回路の出力端子と、第二の電源との間に配置さ
    れるように設けられたコンデンサであり、 抑制無効化手段は、 前記電源分割回路の出力端子と前記第二の電源との間に
    前記コンデンサに対し直列に配置されるように設けら
    れ、電源電圧が第二の電圧よりも低いときにはＯＮにな
    る一方、電源電圧が第二の電圧よりも高いときにはＯＦ
    Ｆになるスイッチであることを特徴とした電源検出回
    路。
  8. 【請求項８】 請求項６に記載の電源検出回路におい
    て、 第二の電圧は、所定電圧に等しいことを特徴とした電源
    検出回路。
  9. 【請求項９】 請求項８に記載の電源検出回路は、電源
    分割回路の出力電圧が基準電圧回路の基準電圧以下であ
    るときには、電源は未検出であると見做す一方、前記出
    力電圧が前記基準電圧よりも高いときには、電源を検出
    したと見做すように構成され、 電圧変化抑制手段は、 前記電源分割回路の出力端子と、第二の電源との間に配
    置されるように設けられたコンデンサであり、 抑制無効化手段は、 前記電源分割回路の出力端子と前記第二の電源との間に
    前記コンデンサに対し直列に配置されるように設けら
    れ、電源未検出時の比較回路の出力によりＯＮになる一
    方、電源検出時の比較回路の出力によりＯＦＦになるス
    イッチであることを特徴とした電源検出回路。
  10. 【請求項１０】 予め定められた所定電圧に基づき、第
    一の電源と第二の電源とからなる電源を検出して信号を
    出力するようにした電源検出回路であって、 前記第一の電源と前記第二の電源との間の電圧である電
    源電圧を線形分割して該分割点での第二の電源に対する
    電圧である出力電圧の信号を出力する電源分割回路と、
    前記電源電圧が前記所定電圧だけあるときの電源分割回
    路の出力電圧に等しく定められた基準電圧の信号を出力
    する基準電圧回路と、前記電源分割回路から入力された
    出力電圧信号と前記基準電圧回路から入力された基準電
    圧信号とに基づき、電源分割回路の出力電圧と基準電圧
    回路の基準電圧とを互いに比較する比較回路とを備え、 前記基準電圧回路の基準電圧が安定状態にあるか否かを
    判別し、基準電圧が安定状態にないと判別したときには
    不安定信号を出力する一方、基準電圧が安定状態にある
    と判別したときには安定信号を出力する基準電圧判別回
    路と、 前記基準電圧判別回路の不安定信号により出力信号を電
    源未検出時の信号に固定化する一方、前記基準電圧判別
    回路の安定信号により前記固定化を停止する出力固定化
    手段とを備えることを特徴とした電源検出回路。
  11. 【請求項１１】 請求項１０に記載の電源検出回路は、
    電源未検出時にロー信号を出力する一方、電源検出時に
    ハイ信号を出力するように構成され、 出力固定化手段は、 比較回路と、該比較回路用の電源との間に介在するよう
    に設けられ、基準電圧判別回路の不安定信号によりＯＦ
    Ｆになる一方、基準電圧判別回路の安定信号によりＯＮ
    になるスイッチであることを特徴とした電源検出回路。
  12. 【請求項１２】 請求項１０に記載の電源検出回路は、
    電源分割回路の出力電圧が基準電圧回路の基準電圧より
    も低いときには、電源は未検出であると見做す一方、前
    記出力電圧が前記基準電圧よりも高いときには、電源を
    検出したと見做すように構成され、 出力固定化手段は、 電源分割回路の出力端子と、第二の電源との間に配置さ
    れるように設けられ、基準電圧判別回路の不安定信号に
    よりＯＮになる一方、基準電圧判別回路の安定信号によ
    りＯＦＦになるスイッチであることを特徴とした電源検
    出回路。
  13. 【請求項１３】 請求項１０に記載の電源検出回路は、
    電源分割回路の出力電圧が基準電圧回路の基準電圧より
    も低いときには、電源は未検出であると見做す一方、前
    記出力電圧が前記基準電圧よりも高いときには、電源を
    検出したと見做すように構成され、 出力固定化手段は、 電源分割回路と、第一の電源との間に介在するように設
    けられ、基準電圧判別回路の不安定信号によりＯＦＦに
    なる一方、基準電圧判別回路の安定信号によりＯＮにな
    るスイッチであることを特徴とした電源検出回路。
JP2001025806A 2001-02-01 2001-02-01 電源検出回路 Expired - Fee Related JP3606814B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001025806A JP3606814B2 (ja) 2001-02-01 2001-02-01 電源検出回路
US10/053,552 US6686782B2 (en) 2001-02-01 2002-01-24 Power supply voltage detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025806A JP3606814B2 (ja) 2001-02-01 2001-02-01 電源検出回路

Publications (2)

Publication Number Publication Date
JP2002228690A true JP2002228690A (ja) 2002-08-14
JP3606814B2 JP3606814B2 (ja) 2005-01-05

Family

ID=18890731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001025806A Expired - Fee Related JP3606814B2 (ja) 2001-02-01 2001-02-01 電源検出回路

Country Status (2)

Country Link
US (1) US6686782B2 (ja)
JP (1) JP3606814B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100602336B1 (ko) 2005-07-05 2006-07-19 주식회사 현대오토넷 시스템 전원 모니터링 회로
JP2006262180A (ja) * 2005-03-17 2006-09-28 Toshiba Corp 半導体装置
US7372309B2 (en) 2004-10-28 2008-05-13 Oki Electric Industry Co., Ltd. Reset circuit
JP2012013433A (ja) * 2010-06-29 2012-01-19 Honda Motor Co Ltd 電圧検出回路及び電力供給装置
WO2012176248A1 (ja) * 2011-06-20 2012-12-27 パナソニック株式会社 電源電圧検出回路
JP2013036744A (ja) * 2011-08-03 2013-02-21 Fuji Electric Co Ltd 電源電圧検出回路
JP2013219454A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp パワーオン・リセット回路及び半導体装置
JP2014003558A (ja) * 2012-06-20 2014-01-09 Fuji Electric Co Ltd 異常電圧検出装置
JP2014183452A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd パワーオンリセット回路、電源回路および電源システム
JP2020014163A (ja) * 2018-07-20 2020-01-23 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342942B1 (en) 2001-02-07 2008-03-11 Cortina Systems, Inc. Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port
DE10354215B4 (de) * 2003-11-20 2010-02-25 Infineon Technologies Ag Taktregulierungsvorrichtung sowie Schaltungsanordnung
KR100695421B1 (ko) * 2005-03-31 2007-03-15 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
US20070001721A1 (en) * 2005-07-01 2007-01-04 Chi-Yang Chen Power-on reset circuit
US7639052B2 (en) 2007-04-06 2009-12-29 Altera Corporation Power-on-reset circuitry
CN101604282B (zh) * 2008-06-13 2012-08-29 鸿富锦精密工业（深圳）有限公司 电压侦测报警装置
CN102841241B (zh) * 2011-06-23 2016-03-09 神讯电脑(昆山)有限公司 电压检测电路
US8742805B2 (en) * 2012-07-26 2014-06-03 Samsung Electro-Mechanics Co., Ltd. Power on reset device and power on reset method
TW201416691A (zh) * 2012-10-16 2014-05-01 Hon Hai Prec Ind Co Ltd 電源檢測電路及方法
JP2015011505A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電圧検出器、電子機器、および、電圧検出器の制御方法
CN104868892B (zh) * 2015-05-29 2018-08-07 珠海市杰理科技股份有限公司 集成电路及其复位电路
CN109938635A (zh) * 2017-12-21 2019-06-28 青岛经济技术开发区海尔热水器有限公司 一种混水器、淋浴器及其控制方法
KR102602246B1 (ko) 2020-09-01 2023-11-13 삼성에스디아이 주식회사 비교기 회로 및 이를 포함하는 스위치 제어 장치
US11519944B2 (en) * 2020-12-11 2022-12-06 Hamilton Sundstrand Corporation Voltage differential sensing circuits
US11422201B1 (en) 2021-03-18 2022-08-23 Nxp Usa, Inc. Devices and methods for voltage supply monitoring

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59137645A (ja) 1983-01-24 1984-08-07 Nissan Motor Co Ltd Ｖベルト
EP0661713B1 (en) 1993-12-31 1999-06-09 STMicroelectronics S.r.l. Circuit for detecting a drop of a supply voltage
FR2749939B1 (fr) * 1996-06-13 1998-07-31 Sgs Thomson Microelectronics Detecteur de gamme de tension d'alimentation dans un circuit integre
JPH1166855A (ja) * 1997-06-10 1999-03-09 Fujitsu Ltd 電位検出回路、半導体装置、及び半導体記憶装置
US6163183A (en) * 1999-07-16 2000-12-19 Lucent Technologies, Inc Multifunction reset for mixed-signal integrated circuits

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372309B2 (en) 2004-10-28 2008-05-13 Oki Electric Industry Co., Ltd. Reset circuit
JP2006262180A (ja) * 2005-03-17 2006-09-28 Toshiba Corp 半導体装置
JP4686222B2 (ja) * 2005-03-17 2011-05-25 株式会社東芝 半導体装置
KR100602336B1 (ko) 2005-07-05 2006-07-19 주식회사 현대오토넷 시스템 전원 모니터링 회로
JP2012013433A (ja) * 2010-06-29 2012-01-19 Honda Motor Co Ltd 電圧検出回路及び電力供給装置
WO2012176248A1 (ja) * 2011-06-20 2012-12-27 パナソニック株式会社 電源電圧検出回路
JP2013036744A (ja) * 2011-08-03 2013-02-21 Fuji Electric Co Ltd 電源電圧検出回路
JP2013219454A (ja) * 2012-04-05 2013-10-24 Renesas Electronics Corp パワーオン・リセット回路及び半導体装置
JP2014003558A (ja) * 2012-06-20 2014-01-09 Fuji Electric Co Ltd 異常電圧検出装置
JP2014183452A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd パワーオンリセット回路、電源回路および電源システム
JP2020014163A (ja) * 2018-07-20 2020-01-23 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
JP7326709B2 (ja) 2018-07-20 2023-08-16 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体

Also Published As

Publication number Publication date
US20020101263A1 (en) 2002-08-01
JP3606814B2 (ja) 2005-01-05
US6686782B2 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
JP2002228690A (ja) 電源検出回路
US5581206A (en) Power level detection circuit
JP5111791B2 (ja) 低電圧検知リセット回路
US20070001721A1 (en) Power-on reset circuit
US7075373B2 (en) Overcurrent protection circuit with fast current limiting control
JP2007121088A (ja) 低電圧検出回路
US20110210758A1 (en) Voltage detector circuit
US10401399B2 (en) Low-power voltage detection circuit
US7916441B2 (en) Device for protecting electronic circuits against faults
JP2004295964A (ja) 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
JP2010224825A (ja) 半導体集積回路
JP2001127594A (ja) ラッチ回路
US8400849B1 (en) Electronic device for monitoring a supply voltage
US6163468A (en) Start up circuits and bias generators
US10608619B1 (en) Power-on reset circuit and related reset method
JP4666636B2 (ja) スイッチング素子駆動回路装置及びそれを用いた電子機器
JP5085200B2 (ja) レギュレータ回路
JP2001022452A (ja) 電源電圧降圧回路
KR100323987B1 (ko) 집적회로
JP2002084173A (ja) 電力用半導体装置及び過電流保護回路
JP5144292B2 (ja) スイッチング電源回路及びそれを備えた車両
JP2000276267A (ja) 車両用電子制御装置
CN110391805B (zh) 复位电路上的低静态电流功率
JP2011259009A (ja) タッチセンサ
JP5703657B2 (ja) 電圧検出器及び電圧検出方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees