JP2014183452A - パワーオンリセット回路、電源回路および電源システム - Google Patents

Abstract

【課題】ＢＧＲの動作遅延が発生した場合でも誤動作せず、ＰＯＲ信号の出力遅延もなく、消費電力が小さいパワーオンリセット回路の実現。
【解決手段】電源立ち上がり時の所定の期間、動作信号を動作状態にするスタートアップ回路21と、動作信号を動作状態に維持するバイアス回路22と、動作信号が動作状態になると起動し、所定時間経過後に一定電圧を出力するＢＧＲ回路24と、電源電圧の分圧を参照電圧として出力する分圧生成回路27と、電源立ち上がり時にインアクティブに、ＢＧＲ回路の出力が所定レベルに到達するとアクティブとなる制御信号を生成する起動検知回路23と、制御信号がアクティブとなると起動し、ＢＧＲ回路の出力と参照電圧を比較してパワーオン信号を出力する比較回路25と、制御信号がインアクティブの間比較回路の出力をＬにするスイッチ26と、を有するパワーオンリセット回路。
【選択図】図５

Description

開示の技術は、電源電圧が安定供給されているかを検知するためのパワーオンリセット（ＰＯＲ）回路、電源回路および電源システムに関する。

携帯電話などのモバイル電子機器に用いられている半導体集積回路には、バッテリ素子や入力端子などから得られる電源電圧が安定的に供給されているかどうかを監視するためのパワーオンリセット回路（以下、ＰＯＲ回路と称する）が設けられている。

ＰＯＲ回路には、電源の立ち上がり時の不安定な期間においても誤動作しないこと、電圧を遅延無く検知すること、常時電圧監視する必要があるため低電力で動作すること、などが望まれる。このような要望を実現するため、各種のＰＯＲ回路が提案されている。

特許第４８６６９２９号公報 特開２００６−２６２１８０号公報 特開２０１０−１６０７２０号公報

しかしながら、提案されているいずれのＰＯＲ回路は、上記のすべての要望を満たすことはできず、ＢＧＲの動作遅延が発生した場合誤動作防止を防げない、ＰＯＲ信号の出力遅延が発生する、消費電力が大きい、という課題のいずれかを有している。
実施形態によれば、上記の課題を解決したＰＯＲ回路が実現される。

第１の態様のパワーオンリセット回路は、スタートアップ回路と、バイアス回路と、ＢＧＲ回路と、電源分圧生成回路と、起動検知回路と、比較回路と、スイッチと、を有する。スタートアップ回路は、電源立ち上がり時の所定期間、動作信号を動作状態にする。また、所定期間終了後は動作信号に影響せず、定常電流を流さない。バイアス回路は、所定期間に、動作信号が動作状態になることで動作を開始し、動作開始後、動作信号を動作状態に維持する。ＢＧＲ回路は、動作信号が動作状態になることで起動し、所定時間経過後に一定電圧を出力する。電源分圧生成回路は、電源電圧の分圧を生成し、参照電圧として出力する。起動検知回路は、電源立ち上がり時にインアクティブとなり、ＢＧＲ回路の出力する一定電圧が所定レベルに到達するとアクティブとなる制御信号を生成する。比較回路は、制御信号がアクティブとなることで起動し、ＢＧＲ回路の出力する一定電圧と参照電圧を比較してパワーオン信号を出力し、参照電圧が一定電圧より大きい場合にパワーオン信号をオンにする。スイッチは、制御信号がインアクティブの間には、スイッチをオンして比較回路の出力をインアクティブな論理値に固定し、制御信号がアクティブの間には、スイッチをオフして比較回路の出力に影響を与えない。

第１の態様によれば、ＢＧＲの動作遅延が発生した場合でも誤動作せず、ＰＯＲ信号の出力遅延もなく、消費電力が小さいパワーオンリセット回路が実現される。

図１は、ＰＯＲ回路の基本構成を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作タイムチャートである。 図２は、ある対策を行ったＰＯＲ回路の構成を示す図であり、（Ａ）が回路図を、（Ｂ）がタイムチャートを示す。 図３は、別の対策を行ったＰＯＲ回路の構成を示す図であり、（Ａ）が回路図を、（Ｂ）がタイムチャートを示す。 図４は、さらに別の対策を行ったＰＯＲ回路の回路図である。 図５は、第１実施形態のパワーオンリセット（ＰＯＲ）回路の回路図である。 図６は、ＢＧＲ部の一般的な回路例を示す図である。 図７は、第２実施形態のパワーオンリセット（ＰＯＲ）回路の回路図である。 図８は、第２実施形態のＰＯＲ回路の動作を示すタイムチャートである。 図９は、第２実施形態のＰＯＲ回路のシミュレーション結果を示す図である。 図１０は、第３実施形態のＰＯＲ回路の回路図である。 図１１は、第４実施形態のＰＯＲ回路の回路図である。 図１２は、第４実施形態の起動検知回路の部分の回路図、素子断面図、および動作図である。 図１３は、第５実施形態の電源回路の構成を示すブロック図である。 図１４は、第６実施形態の電源システムの構成を示す図である。

まず、一般的なパワーオンリセット（ＰＯＲ）回路について説明する。
図１は、ＰＯＲ回路の基本構成を示す図であり、（Ａ）が回路構成を、（Ｂ）が動作タイムチャートである。

図１の（Ａ）に示すように、ＰＯＲ回路は、バンドギャップリファレンス（ＢＧＲ:Band Gap Reference)回路１０Ｘと、抵抗Ｒ１ＸおよびＲ２Ｘからなる抵抗列と、比較器１１Ｘと、を有する。ＢＧＲ回路は、広く知られた回路であり、電源電圧VDDが供給され、温度や電源電圧にかかわらず安定した基準電圧V_BGRを出力する。抵抗列は、電源電圧VDDから抵抗分圧により分圧電圧V_Rを生成する。比較器１１Ｘは、V_BGRとV_Rを比較し、V_RがV_BGRより大きくなると「Ｈ」に変化するPOR信号を出力する。

ＰＯＲ回路では、一般的な電源電圧VDDの上昇に伴い分圧電圧V_Rも上昇し、電源電圧VDDがある規定値に達しているかどうかを比較器１１Ｘによって判定し、POR信号として出力する。なお、基準電圧は、特にＢＧＲ１０Ｘで発生する必要はなく、抵抗分圧によって生成する基準電圧であってもよい。このように、POR信号は、電源電圧VDDが所定値以上になると「Ｈ」に変化するので、リセット解除を指示する信号として使用される。

ＰＯＲ回路には、以下のような事項が要求される。
（１）電源の立ち上がり時の不安定な期間においても誤動作しないこと。
（２）電圧を遅延無く検知すること。
（３）常時電圧監視する必要があるため低電力で動作すること。

図１の（Ｂ）に示すように、ＰＯＲ回路では、電源VDDの分圧電圧V_Rが規定の電位V_BGR を越えたことを比較器１１Ｘによって検知する。この場合、電源VDDが規定値に到達したことを、比較器の出力が「Ｈ」になったことによって検知する。電源VDDが立ち上がる時、抵抗分圧によって生成されたV_Rの電位はそれに伴って上昇する。一方、ＢＧＲ１０Ｘは回路が動作できるための電源電圧に到達しなければ立ち上がることができないため、図１の（Ｂ）に示すように起動が遅れる。図１の（Ｂ）では、この電源立ち上がりの不安定な期間をＰで示す。この電源立ち上がりの不安定な期間Ｐで、比較器１１Ｘが動作してしまった場合には、POR信号は、図１の（Ｂ）に示すように一時的に「Ｈ］を出力してしまう。POR信号は、自身の回路の動作保証期間を、後段の回路やシステムなどに出力する重要な信号であるため、上記の（１）の電源の立ち上がり時など、不安定な期間においても誤動作せず信号出力することが強く要求される。この場合の理想的な動作は、図１の（Ｂ）においてＱで示す実線のように、電源立ち上がりの不安定な期間Ｐにおいては「低（Ｌ）」を出力することである。

上記の問題を解決するため、いくつかの対策が提案されている。
図２は、ある対策を行ったＰＯＲ回路の構成を示す図であり、（Ａ）に回路図を、（Ｂ）にタイムチャートを示す。

図２の回路は、ＢＧＲ回路１０Ｙ内に設けられた第１のスタートアップ回路２０Ｙと、第２のスタートアップ回路４０Ｙと、を有する。電源電圧VDDがトランジスタMN₂₂のしきい値電圧V_th1に到達すると第１のスタートアップ回路２０ＹによってＢＧＲ１０Ｙを起動させる。一方、電源電圧V_DDが、第２のスタートアップ回路４０ＹのトランジスタMP₄のしきい値と抵抗R₄₁およびR₄₂で決まる電圧V_th2に到達すると、分圧回路３０Ｙが動作を開始し、比較器５０Ｙへの分圧電位V_Bの供給を開始する。ここで、V_th1＜V_th2に設定することで、最初にＢＧＲ１０Ｙを起動させ、後から分圧電位V_Bを供給することで、比較器５０Ｙの誤動作を防止している。

しかし、V_th1とV_th2の期間にＢＧＲ１０Ｙを動作させる制約、すなわち図２の（Ｂ）においてTbで示した期間内でＢＧＲ１０Ｙが起動しなければならないという制約がある。そのため、特にＢＧＲ１０Ｙの起動が遅い場合には、誤動作してしまう。また、ＢＧＲ１０Ｙを起動した後に、分圧回路３０Ｙを起動するため、順に回路を起動させる動作遅延が発生する。さらに、第２のスタートアップ回路２０Ｙでは、P2で示すノードの電位が通常状態では「Ｈ］になっている状態で動作するため、MN₂₂のオン抵抗による消費電流が常時流れる。また、第２のスタートアップ回路４０Ｙでは、初期状態を維持するためにプルダウン抵抗R₄₃が用いられており、起動後の定常状態ではP₄₂が「Ｈ」になった状態で動作するため、R₄₃による消費電流が常時流れる構成になっている。このため、消費電力が大きい。

以上の通り、図２のＰＯＲ回路は、（ａ）ＢＧＲの動作遅延が発生した場合、誤動作防止を防げない、（ｂ）POR信号の出力遅延が発生し、（ｃ）消費電力が大きい、という課題がある。
図３は、別の対策を行ったＰＯＲ回路の構成を示す図であり、（Ａ）が回路図を、（Ｂ）がタイムチャートを示す。

図３の回路は、ＢＧＲ回路１Ｚが起動したことを検知するスタートアップ回路３Ｚを設け、その信号を受けて分圧回路１１Ｚ内のTr5がオン（ＯＮ）し、比較器２ａに入力する電源の分圧電位Vaを供給する。ＢＧＲ回路１Ｚの起動後に、比較器２ａの出力がPOR信号として出力されるため、ＢＧＲ回路１Ｚの起動時間に制約されない。そのため、図３の回路は、上記の課題（ａ）ＢＧＲの動作遅延が発生した場合の誤動作防止は満足できるが、順に回路を起動させるため、（ｂ）POR信号の出力遅延が発生するという課題は残る。また、図３の回路は、スタートアップ回路や初期状態を維持するための多数のプルアップダウン抵抗R16、R17を使用しており、動作時の消費電力が大きいという課題が残る。したがって、図３の回路は、（１）電源立ち上げ時の誤動作は防止できるが、（２）動作遅延は発生し、（３）消費電力が大きい。

図４は、さらに別の対策を行ったＰＯＲ回路の回路図である。
図４の回路は、制御回路４０ＷによりEN2信号を生成し、ＢＧＲ回路１０Ｗの出力電位VREFおよび、POR信号(PON)の論理を固定する。また、ＢＧＲ回路１０Ｗが起動したことを検知回路２０Ｗで検知し、検知信号EN1として比較器３０２に供給している。しかしながら、ＢＧＲ回路１０Ｗや検知回路２０Ｗにはバイアス電圧VBN1、VBN2を使用しており、その生成または供給の回路を別途設けることになる。電源立ち上がり時の不安定な時間帯において、例えばVBN2電位の立ち上がりが遅い場合、EN1が「Ｌ」になるタイミングが遅くなり、比較器３０２への制御が遅くなることが考えられる。この場合、電源立ち上がり時に、EN1が「Ｈ」になる時間が存在することが起こり得るため、比較器３０２が不安定動作する時間が発生し、この状態でEN2の信号が「Ｈ」になると、論理回路３０４〜３０６によってPOR信号(PON)に不安定状態によって決まる論理出力が発生することになる。すなわち、図４の回路は、POR信号(PON)の論理を意図した規定値に固定することはできない。このように、パワーオンリセット回路は、バイアス回路やＢＧＲ回路、検知回路だけでは論理的に固定できるPOR信号を生成することができず、それらを順序立てて動作させるためのスタートアップ回路を含めて厳密に制御する必要がある。なお、図４に示す回路は、制御回路４０Ｗに、プルアップ抵抗４０７、プルダウン抵抗４０４を設けており、起動後の定常状態における消費電力が大きい。

以下に説明する実施形態のＰＯＲ回路は、上記の問題を解決する。
図５は、第１実施形態のパワーオンリセット（ＰＯＲ）回路の回路図である。

第１実施形態のＰＯＲ回路は、スタートアップ回路２１と、バイアス回路２２と、起動検知回路２３と、バンドギャップリファレンス（ＢＧＲ:Band Gap Reference)回路２４と、比較回路２５と、スイッチ２６と、分圧電圧生成回路２７と、を有する。

スタートアップ回路２１は、電圧V_DDの電源とGNDの間に直列に接続された容量C₂およびトランジスタM_N1と、トランジスタM_N3と、を有する。バイアス回路２２は、V_DD電源とGNDの間に接続されたPMOSトランジスタ対と、NMOSトランジスタ対と、一方の列とGNDの間に接続された抵抗Ｒと、他方の列とGNDの間に接続されたNMOSトランジスタM_N4と、を有する。これらのトランジスタの対はカレントミラー回路を形成する。一方の列のPMOSトランジスタをM_P3で示す。起動検知回路２３は、V_DD電源とGNDの間に直列に接続された容量C₁およびトランジスタM_N2を有する。ＢＧＲ回路２４は、ＢＧＲ部２８と、バイアス回路２２から供給されるバイアス信号を受けるPMOSトランジスタM_P4と、を有する。比較回路２５は、直列に接続された２個のPMOSトランジスタの列を２組と、インバータと比較器３１と、を有する。スイッチ２６は、NMOSトランジスタM_PDを有する。電源分圧生成回路２７は、V_DD電源とGNDの間に直列に接続された２個の抵抗R₂₁およびR₂₂を有する。

ＢＧＲ部２８の出力電位V_BGRが起動検知回路２３のM_N2および比較回路２５の比較器３１のマイナス（反転）端子に接続され、起動検知回路２３の出力信号V_PDが比較器３１の出力に接続されているスイッチ２６のM_PDの制御信号として接続されている。抵抗分圧電位V_Rは比較器３１のプラス（非反転）端子に接続されている。図５の回路の接続関係は、図５から明らかなので、これ以上の詳しい説明は省略する。

図６は、ＢＧＲ部２８の一般的な回路例を示す図である。
図６に示すように、ＢＧＲ部２８は、抵抗R31-R33と、PNPトランジスタTr0, Tr1, Tr2,…と、アンプ３２と、を有する。ＢＧＲ部２８は、M_P4のゲートにバイアス電圧を印加することにより、電源供給が制御される。図６で、アンプ３２の出力とGNDの間に直列に接続された抵抗R_aおよびR_bは、後述する第２実施形態のＰＯＲ回路で使用する抵抗列である。

ＢＧＲ部２８は、PNPトランジスタのベースエミッタ間電圧V_BEの負の温度変化（V_BEを温度で微分すると負）特性とV_T（熱電圧）の正の温度変化（V_Tを温度で微分すると正）特性を利用して、温度に依存しない一定電圧を生成する回路である。具体的には、抵抗R₃₂とR₃₃とTr0を直列に接続した列に対して、抵抗R₃₁に接続するPNPトランジスタの個数Ｎを調整することによって、温度に対する変化を打ち消すように設計で適切な値を指定して係数を設定する。後述する第２実施形態のように、電圧V_BGRよりも低い電圧を参照電圧とする場合には、図６に示すように、V_BGRをR_aおよびR_bにより抵抗分圧して、内部電位Ｎ１を用いる。

次に、第１実施形態のＰＯＲ回路の動作を説明する。
スタートアップ回路２１では、C₂とM_N1の経路（パス）には電流が流れないため、電源電圧V_DDが上昇すると、V_BSの電位は一緒に上昇する。V_DDの電位、すなわちV_BSの電位がM_N3のしきい値を超えると、M_N3がオンし、M_N3を経由してM_P3に電流が流れる。これによりM_N3のドレイン側の信号（動作信号）がGNDレベル、すなわち「低（Ｌ）」になり、バイアス回路２２内のカレントミラーに電流が流れ、最終的にはM_N4のしきい値と抵抗Rで決まる一定電流が流れる。バイアス回路２２が起動すると、M_N1のゲート電圧は上昇するが、電流パスが無いため、M_N1に電流が流れないようにVBSの電位は急速にゼロになる。このため、M_N3がオフし、スタートアップ回路２１はパワーダウンする。この時、バイアス回路２２はすでに起動しており、動作信号は一定電流Iが流れる電位を維持することができる。

動作信号によって一定電流Iが流れるようになると、ＢＧＲ回路２４では、M_P4を介してＢＧＲ部２８に電流が流れ、ＢＧＲ２８が起動する。起動検知回路２３は、初期状態ではV_BGRの電位が低（Ｌ:Low）であるため、M_N2はオフである。C₁およびM_N2のパスには電流が流れないため、V_DDの上昇とともに電位V_PDは上昇する。V_PDは、比較器３１の電流供給オンオフ制御および出力論理をＬに固定するM_PDの制御信号に用いており、Ｈの時がインアクティブで、Ｌの時がアクティブである。V_DDが上昇すると、V_PDは高（Ｈ:High)、すなわちインアクティブとなり、比較器３１の電流供給はオフされ、比較器３１の出力を接地するM_PDはオンする。これによりPOR信号はＬに固定される。V_BGRは、ＢＧＲ部２８が起動すると徐々に上昇し、その電位がM_N2のしきい値を超えると、M_N2がオンし、V_PDの電位はＬになる。V_PDがＬになると、比較器３１の電流供給が開始され、出力を接地するM_PDはオフされ、比較器３１の出力信号がPOR信号として反映される。V_PDがＬになってもC₁およびM_N2に定常的に電流が流れることはない。むしろ、C₁はV_DDとGND間に挿入されたパスコン（パスコンデンサ）として用いることができる。比較器３１にはＢＧＲ部２８の出力電位V_BGRと電源の分圧電位V_Rが常時供給されており、V_BGRがM_N2のしきい値電位に到達したタイミングで即時比較動作が開始できる。

起動検知回路２３は、ＢＧＲ２８や比較器３１を起動させるためのスタートアップ回路２１と同様の構成になっている。すなわち、C₁＝C₂、M_N1=M_N2である。また、スタートアップ回路２１内のM_N3はスイッチM_PDと同じトランジスタサイズになっている。V_DDが上昇して、スタートアップによりＢＧＲ部２８や比較器３１を起動させるためのバイアス電圧が上述の動作信号として供給されたとき、ＢＧＲ部２８や比較器３１が動作状態に移行する。このとき、M_N3＝M_PD、かつV_BS＝V_PDであるため、M_N3とM_PDを同時にオンさせることができる。そのため、ＢＧＲ部２８や比較器３１が動作し始める時に、必ず比較器３１の出力を接地するM_PDをオンさせることができ、POR信号の論理をＬに固定できる。

以上説明したように、第１実施形態のＰＯＲ回路は、ＢＧＲ部２８の出力を、ＢＧＲ部２８が起動したことを検知するための起動検知回路２３に接続し、起動検知回路２３の信号を比較器３１の出力電圧を固定させるスイッチの制御信号として用いる。起動時に確実に比較器３１の出力論理を固定させるためには、スタートアップ回路２１、起動検知回路２３およびスイッチ２６は、C₁＝C₂、M_N1＝M_N2、M_N3＝M_PDとなるように各容量の容量値やトランジスタサイズを決定することが望ましい。

第１実施形態では、順に回路を起動させる仕組みは設けておらず、比較器３１の２つの入力端子にはＢＧＲ部２８の出力、および電源V_DDの分圧電位がリアルタイムに供給されている。第１実施形態のＰＯＲ回路は、ＢＧＲ部２８の起動検知の情報を受けると即座に比較動作できる。また、スタートアップ回路２１および起動検知回路２３は、プルアップ、プルダウン抵抗を用いておらず、通常動作時に常時電流が流れない。

第１実施形態のＰＯＲ回路の動作タイムチャートは、後述する第２実施形態のＰＯＲ回路の動作タイムチャートとほぼ同じなので、後で合わせて説明する。

図７は、第２実施形態のパワーオンリセット（ＰＯＲ）回路の回路図である。
第２実施形態のＰＯＲ回路は、ＢＧＲ回路２４に、ＢＧＲ部２８の出力するV_BGRを抵抗分圧する２個の抵抗R_aおよびR_bを設けたことが、第１実施形態のＰＯＲ回路と異なり、他は同じである。

第１実施形態では、起動検知回路２３の出力するV_PDが、ＨからＬ、すなわちインアクティブからアクティブに変化する電圧レベルV_BGRは、M_N2のしきい値であった。これに対して、第２実施形態では、抵抗R_aおよびR_bの抵抗値の比を適切に決定することで変更することができる。例えば、M_N2のしきい値が０．６Ｖであり、V_BGRが１．２Ｖに到達したことを検知したい場合、R_a＝R_bに設定することで実現できる。また、V_BGRが１．０Ｖに到達したことを検知したい場合、R_a：R_b＝４：６に設定すればよい。V_BGR＝１．０Ｖになった時にＮ１の電位が０．６Ｖになり、M_N2をオンさせることができる。このときに用いる抵抗R_aおよびR_bは新たに設けてもよいが、図６で示したようにＢＧＲ部２８の出力電圧よりも低い参照電圧生成用に設けた抵抗を流用してもよい。

図８は、第２実施形態のＰＯＲ回路の動作を示すタイムチャートである。
図示のように、電源電圧V_DDは、直線的に増加し、一定値に達する。V_DDが立ち上がる不安定な期間で、比較器３１が動作しないようにV_PD＝Ｈの信号（V_DD立ち上がり時のため図では三角波）によって比較器３１の出力を、M_PDをオンさせることによって、たとえV_R＞V_BGRとなる期間が存在しても、POR＝Ｌとなるように制御することができる。

なお、第１実施形態のＰＯＲ回路の動作タイムチャートも図８と同様である。
以上説明したように、第１および第２実施形態のＰＯＲ回路は、以下の（１）〜（３）のような特徴と効果を有する。（１）電源立ち上げ時の誤動作を、スタートアップ回路と比較器出力固定のスイッチを同時にオンさせることにより防止できる。（２）ＢＧＲ回路が立ち上がったことを検知すると、直ちに比較器が動作するため、動作遅延がない。（３）スタートアップ回路および起動検知回路は、プルアップ、プルダウン抵抗を用いておらず、低電力で動作する。

図９は、第２実施形態のＰＯＲ回路のシミュレーション結果を示す図である。信号V_PDによる比較器出力をＬに固定する動作により、POR信号（上から３番目の波形）が、図１の（Ｂ）に示したＱで示す理想波形のように誤動作無く出力されていることがわかる。上から４番目の破線の波形は、V_PD信号による制御を行わない場合のPOR信号であり、１．５Ｖ近く（比較的大きい）の好ましくない一時的な上昇を示すPOR信号を出力している。

図１０は、第３実施形態のＰＯＲ回路の回路図である。
第３実施形態のＰＯＲ回路は、スタートアップ回路２１および起動検知回路２３において、V_DDと容量C₁およびC₂の下部電極間に、ダイオードD₁およびD₂をそれぞれ接続した回路である。

第２実施形態のＰＯＲ回路では、スタートアップ回路２１および起動検知回路２３におけるV_BSおよびV_PDのV_DD上昇時の初期電位では不定であった。すなわち、V_BSおよびV_PDに蓄えられている初期電荷によっては、V_DDの上昇に伴いM_N3やM_PDに過電圧がかかり、素子が破壊される可能性があった。

第３実施形態のＰＯＲ回路では、ダイオードD₁およびD₂により、上記の破壊を防止する。例えば、V_PDの初期電圧がV_DDよりも高くなっている場合、起動に伴うV_DDの上昇によりV_PDはさらに上昇し、トランジスタを破壊する電圧にまで到達することが起こり得る。しかし、ダイオードD₁は、V_DDより高い場合に電流をV_DD電源に対して流すことでその状態を回避させ、破壊を防止する。ダイオードのPN接合のしきい値をVPNとすると、VPD＞V_DD＋VPNとなる範囲でダイオードは保護回路として動作する。

図１１は、第４実施形態のＰＯＲ回路の回路図である。
第４実施形態のＰＯＲ回路は、第３実施形態のＰＯＲ回路において、ダイオードD₁およびD₂を、PMOSトランジスタM_P1およびM_P2で実現した回路である。

図１２は、第４実施形態の起動検知回路２３の部分の回路図、素子断面図、および動作図である。
図１２の（Ａ）に示すように、電源V_DDとGND間に、PMOSトランジスタM_P1とNMOSトランジスタM_N2を直列に接続するように形成し、M_P1をダイオード接続してダイオードD₁として機能させる。ダイオードD₁と並列の容量C₁を形成する。

図１２の（Ａ）に示した部分の容量C₁を除く部分の素子断面は、図１２の（Ｂ）のようになる。図１２の（Ｂ）に示すように、M_P1のドレイン(P領域）とバックゲート(N領域）の間にダイオードが形成され、これがダイオードD₁として機能する。また、基板(P-sub)とウェル(N領域）の間にダイオードが形成され、これはV_DDとGNDの間に接続されるダイオードを形成する。

図１２の（Ｂ）に示すように素子構造で形成されるダイオードの接続は、図１２の（Ｃ）に示す通りである。電位V_PDのノードは、V_DDとGNDの間に直列に接続された２個のダイオードの接続ノードである。V_PDの初期値＜GND−V_PNの場合には、GND側のダイオードが導通してV_PDをGNDに近い電位にし、V_PDの初期値＞V_DD+ V_PNの場合には、V_DD側のダイオードが導通してV_PDをV_DDに近い電位にする。

図１３は、第５実施形態の電源回路４０の構成を示すブロック図である。
第５実施形態の電源回路は、ＬＤＯ(Low Drop Out)回路により外部電源VINを降圧して内部電源を生成し、半導体装置内の各部に供給する。このような電源回路は、ＬＤＯ回路の構成により、V_DDの立ち上がりが変動する。第５実施形態の電源回路は、そのような場合でも誤動作しないＰＯＲ回路であり、第１から第３実施形態のＰＯＲ回路の構成を適用して実現される。

図１３に示すように、第５実施形態の電源回路４０は、スタートアップ回路４１と、ＬＤＯ回路４２と、起動検知回路４３と、ＢＧＲ回路４４と、比較回路４５と、スイッチ４６と、分圧電圧生成回路４７と、を有する。スタートアップ回路４１、ＬＤＯ回路４２、起動検知回路４３および分圧電圧生成回路４７には、外部電源VINが供給される。ＢＧＲ回路４４および比較回路４５には、ＬＤＯ回路４２で生成されたV_DDが供給される。

スタートアップ回路４１、起動検知回路４３および分圧電圧生成回路４７は、V_DDの代わりにVINに接続されていることを除けば、第１から第３実施形態のスタートアップ回路２１、起動検知回路２３および分圧電圧生成回路２７と同じである。

ＬＤＯ回路４２は、出力電圧の分圧電位と参照電位（VBGR）を比較する増幅器、および電流源スイッチで構成されている。出力電圧V_DDが規定値より低い時は、電流源スイッチをオンして出力電圧を高め、また、出力電圧V_DDが規定値より高い時は、電流源スイッチをオフして出力電圧を低くする。増幅器を用いて電流源スイッチを制御することにより、出力電圧は規定値（例えばV_DD）に維持することができる。

第５実施形態の電源回路では、最初にV_DDが立ち上がるようにスタートアップ回路４１はＬＤＯ回路４２に接続されている。また、起動検知回路の電源はVINに接続されており、VINが立ち上がることによりV_PDが同時に立ち上がる。内部電位V_DDが立ち上がるまでの不安定な期間は、起動検知回路４３によってV_PDが「H」レベルになり、比較器４５の出力（POR信号）はスイッチ４６によって例えば、「L」レベルに固定される。一方、V_DDが立ち上がり、ＢＧＲ回路４４の出力V_BGRが規定値に到達すると、起動検知回路４３の出力V_PDが「L」レベルになり、比較器４５の出力信号がPOR信号になる。このように、起動検知回路４３の出力信号を最初に立ち上がる信号（この場合VIN）と同期させ、比較器４５とスイッチ４６を制御してPOR信号を固定させる本発明の手法は、信号VINの立ち上がりが変わる場合や、LDOを用いてBGRや比較器に電源V_DDを供給する場合においても有効である。

図１４は、第６実施形態の電源システムの構成を示す図である。
第６実施形態の電源システムは、太陽電池等、発電状況が周囲の環境によって変わる環境発電素子５０と、第５実施形態の電源回路４０と、を有する。第６実施形態の電源システムは、第５実施形態の電源回路４０を使用することによって周囲の環境によって立ち上がりが変化する場合に対しても誤動作しないPOR信号を生成することができる。

以上説明したように、第１から第６実施形態によれば、以下のような作用および効果が得られる。
比較器の出力をＬにする制御を行う制御信号を生成する起動検知回路は、ＢＧＲ部や比較器を起動させるためのスタートアップ回路と同様の構成になっている。そのため、スタートアップによりＢＧＲ部や比較器が起動するタイミングで、必ず比較器の出力をＬに固定させることができる。

起動検知回路の信号を用いてＢＧＲ起動後に比較器の出力をＬにするスイッチをオフさせるため、電源の立ち上がり時の不安定期間で誤動作を防止することができる。したがって、たとえＢＧＲ部の立ち上がりが遅くなっても、比較器の出力に接続されているスイッチをオフするタイミングも共に遅れるため、ＰＯＲ回路の誤動作は発生しない。

比較器の入力には常時、ＢＧＲ部の出力と電源の分圧電位が供給されており、比較器の出力に接続されているスイッチがオフするタイミングで比較実行する状態に移行するため、順に回路を起動させる手法よりも高速に遅延無く動作する。

実施形態のＰＯＲ回路は、スタートアップ回路や起動検知回路に、初期ノード設定のためのプルアップ、プルダウン抵抗を用いていないため、通常動作時においても低消費電流で動作する。

以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。

２１ スタートアップ回路
２２ バイアス回路
２３ 起動検知回路
２４ ＢＧＲ回路
２５ 比較回路
２６ スイッチ
２７ 分圧電圧生成回路
２８ ＢＧＲ部
３１ 比較器

Claims (5)

1. 電源立ち上がり時の所定期間、動作信号を動作状態にし、前記所定期間終了後は前記動作信号に影響せず、定常電流を流さないスタートアップ回路と、
   前記所定期間に、前記動作信号が動作状態になることで動作を開始し、動作開始後、前記動作信号を動作状態に維持するバイアス回路と、
   前記動作信号が動作状態になることで起動し、所定時間経過後に一定電圧を出力するＢＧＲ回路と、
   電源電圧の分圧を生成し、参照電圧として出力する電源分圧生成回路と、
   電源立ち上がり時にインアクティブとなり、前記ＢＧＲ回路の出力する前記一定電圧が所定レベルに到達するとアクティブとなる制御信号を生成する起動検知回路と、
   前記制御信号がアクティブとなることで起動し、前記ＢＧＲ回路の出力する前記一定電圧と前記参照電圧を比較してパワーオン信号を出力し、前記参照電圧が前記一定電圧より大きい場合に前記パワーオン信号をオンとする比較回路と、
   前記制御信号がインアクティブの間には、オンして前記比較回路の出力をインアクティブな論理値に固定し、前記制御信号がアクティブの間には、オフして前記比較回路の出力に影響を与えないスイッチと、を備えることを特徴とするパワーオンリセット回路。
2. 前記ＢＧＲ回路は、出力する前記一定電圧を抵抗分圧する複数の抵抗を備え、
   前記起動検知回路は、前記一定電圧を抵抗分圧した分圧が所定レベルに到達するとアクティブとなる前記制御信号を生成することを特徴とする請求項１記載のパワーオンリセット回路。
3. 前記スタートアップ回路および前記起動検知回路は、電源とグランドの間に流れるＤＣ電流をカットする容量、トランジスタ、ダイオードの、いずれか少なくとも一つを含む請求項１または２記載のパワーオンリセット回路。
4. 外部電源が供給され、外部電源立ち上がり時の所定期間、動作信号を動作状態にし、前記所定期間終了後は前記動作信号に影響せず、定常電流を流さないスタートアップ回路と、
   外部電源が供給され、前記所定期間に、前記動作信号が動作状態になることで動作を開始し、動作開始後、前記動作信号を動作状態に維持し、前記動作信号を動作状態の間内部電源を供給する内部電源回路と、
   前記内部電源が供給され、前記内部電源が供給されることで起動し、所定時間経過後に一定電圧を出力するＢＧＲ回路と、
   外部電源電圧の分圧を生成し、参照電圧として出力する電源分圧生成回路と、
   外部電源が供給され、外部電源立ち上がり時にインアクティブとなり、前記ＢＧＲ回路の出力する前記一定電圧が所定レベルに到達するとアクティブとなる制御信号を生成する起動検知回路と、
   前記内部電源が供給され、前記制御信号がアクティブとなることで起動し、前記ＢＧＲ回路の出力する前記一定電圧と前記参照電圧を比較してパワーオン信号を出力し、前記参照電圧が前記一定電圧より大きい場合に前記パワーオン信号をオンとする比較回路と、
   前記制御信号がインアクティブの間には、オンして前記比較回路の出力をインアクティブな論理値に固定し、前記制御信号がアクティブの間には、オフして前記比較回路の出力に影響を与えないスイッチと、を備えることを特徴とする電源回路。
5. 環境発電素子と、前記環境発電素子の出力端子に接続された請求項４に記載の電源回路と、を備えることを特徴とするシステム。

Images