JP2012133512A - スタートアップ回路及び基準電圧発生回路 - Google Patents

Abstract

【課題】リーク電流の増大を抑制等しつつ、コア面積が小さいスタートアップ回路を提供すること。
【解決手段】本発明にかかるスタートアップ回路は、基準電圧Ｖｏｕｔを発生する基準電圧発生部２０に対して電源電圧供給開始時にスタートアップ電流Ｉｓｒｔｕｐを供給し、基準電圧Ｖｏｕｔを安定化させるスタートアップ回路１０であって、基準電圧Ｖｏｕｔを検出し、検出結果に応じた制御電圧Ｖｓｔを出力するモニタ回路１３と、電源電圧ＶＤＤに応じた電圧レベルの中間電圧Ｖｎを生成し出力するレベルシフタ１１と、中間電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを、基準電圧発生部２０に対して供給するか否かを制御電圧Ｖｓｔに基づいて制御するスイッチ回路１２と、を備える。
【選択図】図２

Description

本発明は、スタートアップ回路及び基準電圧発生回路に関する。

基準電圧発生回路及び基準電流発生回路は、集積回路動作を決定する重要な回路である。これらの回路では、正電源投入時やパワーダウン復帰時において、誤動作することなく、他の回路よりも早めにかつ正常な基準電圧値又は基準電流値まで立ち上がることが求められる。そのため、これらの回路では、正常動作を助長させるスタートアップ回路を搭載することが必須の技術となっている。

関連する技術が特許文献１〜特許文献３に開示されている。特許文献１には、基準抵抗と複数のＭＯＳトランジスタより構成されるバンドギャップリファレンス型の基準電圧発生回路を有する基準電圧源回路が開示されている（文献中の図２参照）。この基準電圧源回路は、基準電圧を発生する基準電圧発生回路の動作状態を検出する動作検出回路と、動作検出回路の検出出力信号に基づき基準電圧発生回路を安定起動動作せしめる起動発生回路と、を備える。なお、この起動発生回路は、接地電圧端子Ｖｓｓと基準電圧発生回路の内部ノードとの間に接続され動作検出回路の検出結果に基づいてドレイン電流（スタートアップ電流）が制御されるＭＯＳトランジスタを有する。

特許文献２には、ＰＮ接合のバンドギャップに基づき所定の基準電圧を生成するバンドギャップ回路１１０と、電源電圧供給開始時にバンドギャップ回路１１０の基準電圧ＶＲＥＦの出力安定化を加速するスタートアップ回路１２０と、信号レベル変換回路１３０と、を備えたバンドギャップリファレンス回路が開示されている（図１２）。この信号レベル変換回路１３０は、バンドギャップからスタートアップ回路１２０の始動および停止を通知する第１の信号を入力しスタートアップ回路１２０の入力信号レベルに整合させて信号レベルを変換した第２の信号をスタートアップ回路１２０に出力する。スタートアップ回路１２０は、ＭＯＳトランジスタ１２１，１２２と、抵抗１２３と、容量１２４と、を有する。スタートアップ回路１２０では、電源電圧端子ＶＤＤと接地電圧端子との間に、ＭＯＳトランジスタ１２１と、抵抗１２３及び容量１２４と、がノードＣを介して接続される。ＭＯＳトランジスタ１２２は電源電圧端子ＶＤＤとバンドギャップ回路１１０の内部ノードＢとの間に接続され、ノードＣの電位に応じてそのドレイン電流（スタートアップ電流）が制御される。

特許文献３には、演算増幅器２０６と、レベル検出回路２０７と、演算増幅器２０６の出力端子と電源電圧端子Ｖｄｄとの間に接続されレベル検出回路２０７の検出結果に基づいてドレイン電流が制御されるスタートアップ用トランジスタ２０８と、第１及び第２の回路と、を備えたバンドギャップ基準電圧発生回路が開示されている（図１３）。第１の回路は、スタートアップ用トランジスタ２０８の他端（演算増幅器２０６の出力端子）と接地電圧端子Ｖｓｓとの間に直列接続された抵抗Ｒ２０１及びＮ個のダイオード２０５を有する。第２の回路は、スタートアップ用トランジスタ２０８の他端と接地電圧端子Ｖｓｓとの間に直列接続された第１の抵抗Ｒ２０２、第２の抵抗Ｒ２０３及びＮ個のダイオード２０４と有する。なお、第１及び第２の回路の差電圧である第２の抵抗Ｒ２０３の両端電圧が演算増幅器２０６に入力される。ここで、このバンドギャップ基準電圧発生回路は、スタートアップ動作時において、スタートアップ用トランジスタ２０８をオンして、電源電圧端子Ｖｄｄと演算増幅器２０６の出力端子とを導通させることにより、当該演算増幅器２０６の出力電圧を上昇させる。それにより、基準電圧Ｖｏｕｔを安定化させている。

特開２００２−２８７８３４号公報 特開２００１−１４７７２５号公報 特開平０３−２４２７１５号公報

特許文献１では、動作検出回路を構成する抵抗Ｒ２４の面積を小さくしようとした場合、製造ばらつき等の影響により、起動発生回路を構成するＮチャネルＭＯＳトランジスタのゲート電位がばらつくため、当該ＮチャネルＭＯＳトランジスタのゲート−ソース間電圧が閾値電圧よりも大きくなってしまう可能性がある。それにより、スタートアップ動作完了後でも当該ＭＯＳトランジスタが意図せずにオンしてしまう可能性がある。これを防ぐためには、抵抗Ｒ２４の面積を数ＭΩオーダーに大きくする必要がある。そのため、この従来技術では、スタートアップ回路の面積を小さくしようとした場合、リーク電流が増大するという問題があった。

特許文献２の場合、スタートアップ回路１２０を構成する抵抗１２３と容量１２４の面積を小さくしようとした場合、製造ばらつき等の影響により、Ｐチャネル型のＭＯＳトランジスタ１２２のゲート電位がばらつくため、当該トランジスタ１２２のゲート−ソース間電圧が閾値電圧よりも大きくなってしまう可能性がある。それにより、スタートアップ動作完了後でも当該ＭＯＳトランジスタが意図せずにオンしてしまう可能性がある。これを防ぐためには、抵抗１２３の抵抗値を数百ｋΩ、容量素子１２４の容量値を数十ｐＦと大きな値にする必要がある。そのため、この従来技術では、スタートアップ回路の面積を小さくしようとした場合、リーク電流が増大するという問題があった。

特許文献３の場合、レベル検出回路２０７に設けられた前段のＮチャネルＭＯＳトランジスタ２１８及びＰチャネルＭＯＳトランジスタ２１７の面積を小さくしようとした場合、製造ばらつき等の影響により、Ｐチャネル型のスタートアップ用トランジスタ２０８のゲート電位がばらつくため、当該スタートアップ用トランジスタ２０８のゲート−ソース間電圧が閾値電圧よりも大きくなってしまう可能性がある。これを防ぐためには、ＮチャネルＭＯＳトランジスタ２１８及びＰチャネルＭＯＳトランジスタ２１７の面積を大きくする必要がある。そのため、この従来技術では、特許文献１，２と同様に、スタートアップ回路の面積を小さくしようとした場合、リーク電流が増大してしまうという問題があった。

このように、従来技術のスタートアップ回路では、スタートアップ回路の面積を小さくしようとした場合、リーク電流が増大してしまうという問題があった。

本発明にかかるスタートアップ回路は、基準電圧を発生する基準電圧発生部に対して電源電圧供給開始時にスタートアップ電流を供給し、当該基準電圧を安定化させるスタートアップ回路であって、前記基準電圧を検出し、検出結果に応じた制御電圧を出力するモニタ回路と、前記電源電圧に応じた電圧レベルの中間電圧を生成し出力するレベルシフタと、前記中間電圧に応じた前記スタートアップ電流を、前記基準電圧発生部に対して供給するか否かを前記制御電圧に基づいて制御するスイッチ回路と、を備える。

上述のような回路構成により、リーク電流の増大を抑制等しつつ、スタートアップ回路の面積を小さくすることができる。

本発明により、リーク電流の増大を抑制等しつつ、コア面積が小さいスタートアップ回路及び基準電圧発生回路を提供することができる。

本発明の実施の形態１にかかる基準電圧発生回路を示す図である。 本発明の実施の形態１にかかるスタートアップ回路を示す図である。 本発明の実施の形態１にかかるスタートアップ回路を示す図である。 本発明の実施の形態１にかかる基準電圧発生回路の動作を示すタイミングチャートである。 本発明の実施の形態１にかかるスタートアップ回路の動作を示すタイミングチャートである。 本発明の実施の形態２にかかる基準電圧発生回路を示す図である。 本発明の実施の形態２にかかるスタートアップ回路を示す図である。 本発明の実施の形態３にかかるスタートアップ回路を示す図である。 スタートアップ回路の変形例を示す図である。 スタートアップ回路の変形例を示す図である。 スタートアップ回路の変形例を示す図である。 スタートアップ回路の変形例を示す図である。 従来技術の基準電圧発生回路を示す図である。 従来技術の基準電圧発生回路を示す図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

実施の形態１
図１は、本発明の実施の形態１にかかるスタートアップ回路を備えた基準電圧発生回路を示す図である。本実施の形態にかかるスタートアップ回路は、リーク電流の増大を抑制等しつつ、スタートアップ回路の面積を小さくすることができることを特徴とする。以下、具体的に説明する。

図１に示す基準電圧発生回路１は、スタートアップ回路１０と、基準電圧発生部２０と、を備える。まず、これらの回路構成について説明する。

（基準電圧発生部２０）
基準電圧発生部２０は、所望の電圧レベルを有する基準電圧Ｖｏｕｔを安定的に発生する部である。基準電圧発生部２０は、トランジスタ２１〜２４と、抵抗素子２５と、を有する。本実施の形態では、トランジスタ２１，２２がＰチャネルＭＯＳトランジスタであって、トランジスタ２３，２４がＮチャネルＭＯＳトランジスタである場合を例に説明する。

トランジスタ２３では、ソースが接地電圧端子ＧＮＤに接続され、ゲート及びドレインがノードＡに共通接続される。トランジスタ２４では、ソースが抵抗素子２５を介して接地電圧端子ＧＮＤに接続され、ゲートがノードＡに接続され、ドレインがノードＢに接続される。つまり、トランジスタ２３，２４は、ワイドラー型カレントミラー回路を構成している。なお、接地電圧端子ＧＮＤには接地電圧ＧＮＤ（０Ｖ）が供給されている。

トランジスタ２１では、ソースが電源電圧端子ＶＤＤに接続され、ゲートがノードＢに接続され、ドレインがノードＡに接続される。トランジスタ２２では、ソースが電源電圧端子ＶＤＤに接続され、ゲート及びドレインがノードＢに共通接続される。つまり、トランジスタ２１，２２は、一般的な線形特性のカレントミラー回路を構成している。なお、電源電圧端子ＶＤＤには電源電圧ＶＤＤが供給されている。

上記の接続関係によって、基準電圧発生部２０は、非線形特性を有するワイドラー型カレントミラーと、一般的な線形特性を有するカレントミラーと、を接続し、全体として自己帰還回路を構成している。このように、非線形特性を有するカレントミラーの入出力を、線形特性を有するカレントミラーと接続すると、回路全体に流れる電流は、双方のカレントミラーの入出力電流値が一致するそれぞれの回路定数で決定されるある特定の値、あるいは全て零の何れかの値に安定して収束する。このとき、回路定数で決定されるある特定の電流値は、トランジスタ２３とトランジスタ２４との特性比、及び抵抗素子２５の値によって決定される。この電流値は、近似的に電源電圧の影響を受けない上に、回路が動作する接合面温度による影響や、回路を構成する各種類の素子が製造される場合に生じる特性の変動による影響も少ない。このため、基準電圧発生部２０は、所望の電圧レベルを有する基準電圧Ｖｏｕｔを安定的に発生することができる。

（スタートアップ回路１０）
スタートアップ回路１０は、基準電圧発生部２０の起動回路としての機能を有する。具体的には、スタートアップ回路１０は、基準電圧発生部２０の出力電圧（基準電圧）Ｖｏｕｔをモニタし、その結果に応じたスタートアップ電流Ｉｓｒｔｕｐを基準電圧発生部２０に対して出力する回路である。

図２は、スタートアップ回路１０を示すブロック図である。図２に示すように、スタートアップ回路１０は、レベルシフタ１１と、スイッチ回路１２と、モニタ回路１３と、を有する。レベルシフタ１１は、電源電圧ＶＤＤに応じた電圧レベルの電圧（中間電圧）Ｖｎを出力する。モニタ回路１３は、基準電圧Ｖｏｕｔをモニタし、その結果に応じた制御電圧Ｖｓｔを出力する。スイッチ回路１２は、制御電圧Ｖｓｔに基づいて、電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを生成するか否かを制御する。言い換えると、スイッチ回路１２は、制御電圧Ｖｓｔに応じてレベルシフタ１１と基準電圧発生部２０との間に流れるスタートアップ電流Ｉｓｒｔｕｐを制御する。なお、制御電圧Ｖｓｔとは、ノードＶｓｔの電圧レベルのことであり、電圧Ｖｎとは、ノードＶｎの電圧レベルのことである。

図３は、スタートアップ回路１０の詳細を示す回路図である。図３に示すように、スタートアップ回路１０において、レベルシフタ１１は、Ｎチャネル型のＭＯＳトランジスタ（第３ＭＯＳトランジスタ）ＭＮ１１を有する。スイッチ回路１２は、Ｐチャネル型のＭＯＳトランジスタ（第４ＭＯＳトランジスタ）ＭＰ１２を有する。モニタ回路１３は、Ｐチャネル型のＭＯＳトランジスタ（第１ＭＯＳトランジスタ）ＭＰ１３と、Ｎチャネル型のＭＯＳトランジスタ（第２ＭＯＳトランジスタ）ＭＮ１３と、を有する。

トランジスタＭＮ１１では、ソースがノードＶｎに接続され、ゲート及びドレインが電源電圧端子ＶＤＤに共通接続される。トランジスタＭＰ１２では、ソースがノードＶｎに接続され、ドレインが基準電圧発生部２０のノードＡ（図３において不図示）に接続され、ゲートに制御電圧Ｖｓｔが供給される。トランジスタＭＰ１３では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＶｓｔに接続され、ゲートに基準電圧発生部２０からの基準電圧Ｖｏｕｔが供給される。トランジスタＭＮ１３では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＶｓｔに接続され、ゲートが電源電圧端子ＶＤＤに接続される。

次に、基準電圧発生回路１の動作について、図４Ａ及び図４Ｂのタイミングチャートを用いて説明する。図４Ａ及び図４Ｂは、電源電圧ＶＤＤを略０Ｖの状態から３．３Ｖの状態へ上昇させた場合における、基準電圧発生回路１の動作を示すタイミングチャートである。なお、図４Ａでは、横軸が時間、縦軸が電圧を示し、図４Ｂでは、横軸が時間、縦軸が電流を示す。

まず、電源電圧ＶＤＤの立ち上がり初期の場合（時刻ｔ１より前）における基準電圧発生回路１の動作について説明する。

基準電圧発生部２０において、トランジスタ２２は、ソースに電圧レベルの低い電源電圧ＶＤＤが供給され、ゲートも電圧レベルの低い電源電圧ＶＤＤに近い値となっており、ゲート−ソース間電圧が低いため、オフしている。同様に、トランジスタ２１もオフしている。トランジスタ２３，２４は、それぞれ、ソースに実質的に０Ｖの電圧が供給され、ゲートも実質的に０Ｖの電圧が供給されており、ゲート−ソース間電圧が低いため、オフしている。

スタートアップ回路１０において、トランジスタＭＰ１３は、ソースに電圧レベルの低い電源電圧ＶＤＤが供給され、ゲートには同じく電圧レベルの低い基準電圧Ｖｏｕｔが供給されており、ゲート−ソース間電圧が低いため、オフしている。トランジスタＭＮ１３及びトランジスタＭＮ１１は、それぞれ、ソースに実質的に０Ｖの電圧が供給され、ゲートに電圧レベルの低い電源電圧ＶＤＤが供給されており、ゲート−ソース間電圧が低いため、オフしている。トランジスタＭＰ１３では、ゲートに供給される制御電圧Ｖｓｔとソースに供給される電圧Ｖｎとが実質的に０Ｖであり、ゲート−ソース間電圧が低いため、スタートアップ電流Ｉｓｒｔｕｐは流れない。

次に、電源電圧ＶＤＤがさらに上昇した場合（時刻ｔ１付近）における基準電圧発生回路１の動作についてについて説明する。

スタートアップ回路１０において、トランジスタＭＮ１１は、ゲートに所定の電圧レベルに達した電源電圧ＶＤＤが供給されるため、オンする。それにより、ノードＶｎの電圧（Ｖｎ）は、電源電圧ＶＤＤよりトランジスタＭＮ１１の閾値電圧Ｖｔｈ程度低い電圧レベルを示す。トランジスタＭＮ１３も、ゲートに所定の電圧レベルに達した電源電圧ＶＤＤが供給されるため、オンする。このとき、トランジスタＭＮ１３の出力抵抗は、トランジスタＭＰ１３の出力抵抗と比較して、十分に低くなる。したがって、制御電圧Ｖｓｔは、出力抵抗の低いトランジスタＭＮ１３のソース電圧の影響を受けて、接地電圧ＧＮＤと同程度の値（０Ｖ）となる。それにより、トランジスタＭＰ１２はオンする。このように、時刻ｔ１付近では、トランジスタＭＰ１２がオンするため、一時的に、電源電圧端子ＶＤＤからトランジスタＭＮ１１，ＭＰ１２を介して基準電圧発生部２０に向けてスタートアップ電流Ｉｓｒｔｕｐが流れる。言い換えると、時刻ｔ１付近では、トランジスタＭＰ１２がオンするため、一時的に、レベルシフタ１１と基準電圧発生部２０との間にスタートアップ電流Ｉｓｒｔｕｐが流れる。

基準電圧発生部２０において、ノードＡにスタートアップ電流Ｉｓｒｔｕｐが供給されるため、トランジスタ２３，２４のゲート電圧は上昇する。そして、トランジスタ２３，２４のゲート電圧が、当該トランジスタ２３，２４の閾値電圧を超えると、トランジスタ２３，２４により構成されるカレントミラーが動作し電流Ｉ１が流れる。この電流Ｉ１は、トランジスタ２４により折り返され、この折り返し電流がトランジスタ２２に与えられる。続いて、折り返し電流により、トランジスタ２１，２２のゲート電圧が降下する。そして、トランジスタ２１，２２のゲート−ソース間電圧が、当該トランジスタ２１，２２の閾値電圧を超えると、トランジスタ２１，２２により構成されるカレントミラーが動作し電流Ｉ２が流れる。このように、スタートアップ電流Ｉｓｒｔｕｐが流れることにより、基準電圧発生部２０の起動が加速される。

次に、電源電圧ＶＤＤがさらに上昇し、基準電圧Ｖｏｕｔが所望の電圧レベルとなった場合における基準電圧発生回路１の動作について説明する。

ここで、スタートアップ回路１０において、モニタ回路１３を構成するトランジスタＭＰ１３とトランジスタＭＮ１３とでは、トランジスタＭＮ１３の方がトランジスタＭＰ１３よりもＷ／Ｌ比（Ｗ：ゲート幅、Ｌ：ゲート長）が十分に小さくなるように調整されている。したがって、このときのトランジスタＭＮ１３の出力抵抗は、トランジスタＭＰ１３の出力抵抗よりも十分に大きくなる。そのため、制御電圧Ｖｓｔは、出力抵抗の低いトランジスタＭＰ１３のソース電圧の影響を受けて、電源電圧ＶＤＤと同程度の値（Ｈレベル）となる。それにより、トランジスタＭＰ１２はオフする。このように、基準電圧Ｖｏｕｔが所望の電圧レベルに達すると、トランジスタＭＰ１２がオフするため、スタートアップ電流Ｉｓｒｔｕｐは流れなくなる。

なお、スタートアップ電流Ｉｓｒｔｕｐの誤動作防止のため、つまり、トランジスタＭＰ１２に流れるリーク電流低減のため、スタートアップ回路１０は、トランジスタＭＮ１１からなるレベルシフタ１１を備えている。上述のように、電源電圧ＶＤＤが上昇してトランジスタＭＮ１１がオンすると、ノードＶｎの電圧（Ｖｎ）は、電源電圧ＶＤＤよりトランジスタＭＮ１１の閾値電圧Ｖｔｈ程度低い電圧レベルを示す。したがって、基準電圧Ｖｏｕｔが所望の電圧レベルに達することにより、トランジスタＭＰ１２のゲート電圧（制御電圧Ｖｓｔ）が電源電圧ＶＤＤと同程度の値となった場合、トランジスタＭＰ１２では、ソース電圧Ｖｎがゲート電圧Ｖｓｔより確実に低くなる（（ＶＤＤ−Ｖｔｈ）＜ＶＤＤ）。それにより、トランジスタＭＰ１２は、基準電圧Ｖｏｕｔが所望の電圧レベルに達すると確実にオフする。それにより、トランジスタＭＰ１２に流れるリーク電流が低減される。また、トランジスタＭＰ１２はトランジスタＭＰ１３，ＭＮ１３の素子サイズが小さくても確実にオフすることができるので、ばらつき耐性に強い。

このように、本実施の形態にかかるスタートアップ回路１０は、電源電圧ＶＤＤよりも電圧レベルの低い電圧Ｖｎを生成し出力するレベルシフタ１１と、電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを基準電圧発生部２０の内部ノード（Ａ）に対して供給するか否かを制御電圧Ｖｓｔに基づいて制御するスイッチ回路１２と、を備える。それにより、本実施の形態にかかるスタートアップ回路１０は、基準電圧Ｖｏｕｔが所望の電圧レベルに達すると、スイッチ回路１２を確実にオフすることができる。より具体的には、基準電圧Ｖｏｕｔが所望の電圧レベルに達すると、スイッチ回路１２を構成するトランジスタＭＰ１２のソース電圧Ｖｎがゲート電圧Ｖｓｔより確実に低くなり、スイッチ回路１２が確実にオフする。それにより、本実施の形態にかかるスタートアップ回路１０は、スイッチ回路１２に流れるリーク電流の増大を抑制することができる。

また、本実施の形態にかかるスタートアップ回路１０は、特許文献１，２に示すような従来技術と異なり、容量や抵抗素子を備えず、４つのＭＯＳトランジスタにより構成されるため、回路規模の増大を抑制することができる。さらに、本実施の形態にかかるスタートアップ回路１０は、従来技術と異なり、容量や抵抗素子を備えないため、スタートアップ電流Ｉｓｒｔｕｐに負荷される遅延量が少なくなり、より高速に基準電圧Ｖｏｕｔを安定させることができる。

なお、特許文献３に示す従来技術では、スタートアップ動作時において、スタートアップ用トランジスタ２０８を介して流れる電流（スタートアップ電流）が直接演算増幅器２０６の出力端子（基準電圧出力端子）に流れる。そのため、基準電圧出力端子の外部に接続された負荷抵抗（外部負荷抵抗）Ｒｌｏａｄの抵抗値が小さい場合、より大きなスタートアップ電流を流す必要がある（例えば、ｍＡオーダー）。したがって、この従来技術では、消費電流が増大してしまう。

一方、本実施の形態にかかるスタートアップ回路１０は、基準電圧Ｖｏｕｔの出力元である基準電圧発生部２０のノード（Ｂ）とは異なるノード（Ａ）に対してスタートアップ電流Ｉｓｒｔｕｐを供給している。したがって、本実施の形態にかかるスタートアップ回路１０は、従来技術と異なり、外部負荷抵抗に関わらず、スタートアップ電流Ｉｓｒｔｕｐを非常に小さくすることができる（例えば、数ｕＡオーダー）。そのため、本実施の形態にかかるスタートアップ回路は、スタートアップ動作時において、消費電流の増大を抑制することができる。

実施の形態２
図５は、本発明の実施の形態２にかかるスタートアップ回路を備えた基準電圧発生回路を示す図である。また、図６は、本実施の形態にかかるスタートアップ回路の詳細を示す回路図である。本実施の形態にかかる基準電圧発生回路２は、実施の形態１にかかる基準電圧発生回路１と比較して、スタートアップ回路１０に代えてスタートアップ回路１０ａを備え、基準電圧発生部２０に代えて基準電圧発生部２０ａを備える。ここで、基準電圧発生回路１は、Ｎ型半導体基板上に製造されていたが、本実施の形態にかかる基準電圧発生回路２は、Ｐ型半導体基板上に製造されている。つまり、基準電圧発生回路２では、基準電圧発生回路１を構成する各ＭＯＳトランジスタの導電型（Ｐ型、Ｎ型）が異なる導電型のものに変更されている。また、電源電圧端子ＶＤＤ及び接地電圧端子ＧＮＤの接続関係が逆になっている。以下、具体的に説明する。

図５に示すように、基準電圧発生部２０ａでは、基準電圧発生部２０と比較して、Ｎチャネル型のＭＯＳトランジスタ２３，２４がＰチャネル型のＭＯＳトランジスタ２３ａ，２４ａに変更され、Ｐチャネル型のＭＯＳトランジスタ２１，２２がＮチャネル型のＭＯＳトランジスタ２１ａ，２２ａに変更されている。また、上述のように、電源電圧端子ＶＤＤ及び接地電圧端子ＧＮＤの接続関係が逆になっている。

図６に示すように、スタートアップ回路１０ａでは、スタートアップ回路１０と比較して、Ｎチャネル型のＭＯＳトランジスタＭＮ１１，ＭＮ１３がＰチャネル型のＭＯＳトランジスタＭＰ１１ａ，ＭＰ１３ａに変更され、Ｐチャネル型のＭＯＳトランジスタＭＰ１２，ＭＰ１３がＮチャネル型のＭＯＳトランジスタＭＮ１２ａ，ＭＮ１３ａに変更されている。また、上述のように、電源電圧端子ＶＤＤ及び接地電圧端子ＧＮＤの接続関係が逆になっている。

このような回路構成の場合でも、本実施の形態にかかるスタートアップ回路１０ａは、実施の形態１の場合と同様の効果を奏することができる。

実施の形態３
図７は、本発明の実施の形態３にかかるスタートアップ回路を示す回路図である。本実施の形態にかかるスタートアップ回路１０ｂでは、実施の形態１にかかるスタートアップ回路１０と比較して、トランジスタＭＮ１１，ＭＮ１３の各ゲートに、電源電圧ＶＤＤが供給される代わりにパワーダウン信号ＰＤが供給される。パワーダウン信号ＰＤは、例えば、基準電圧生成回路の外部に設けられた制御回路（不図示）から出力される。パワーダウン信号ＰＤは、例えば、スタートアップ電流Ｉｓｒｔｕｐの供給を停止する場合（パワーダウン時）にＬレベルを示し、スタートアップ電流Ｉｓｒｔｕｐの供給を行う場合にＨレベルを示す。なお、この制御回路は、例えば、スタートアップ回路を含む複数の回路を制御する回路であっても良い。

パワーダウン時では、上述のように、パワーダウン信号ＰＤはＬレベルを示す。つまり、トランジスタＭＮ１１，ＭＮ１３の各ゲート電圧はＬレベルを示す。それにより、トランジスタＭＮ１１，ＭＮ１３はオフする。一方、トランジスタＭＰ１３のゲート電位は電源電圧ＶＤＤと同程度の値になるので、トランジスタＭＰ１３はゲート−ソース間の電圧が低くなりオフする。したがって、制御電圧Ｖｓｔは不定となるが、電圧Ｖｎが実質的に０Ｖとなるため、制御電圧Ｖｓｔの電圧レベルに関わらず、トランジスタＭＰ１２はオフし、スタートアップ電流Ｉｓｒｔｕｐは流れなくなる。言い換えると、スタートアップ回路１０ｂは、基準電圧Ｖｏｕｔの電圧レベルに関わらず、スタートアップ電流Ｉｓｒｔｕｐを出力しなくなる。

このような回路構成により、本実施の形態にかかるスタートアップ回路１０ｂは、実施の形態１の場合と同様の効果を奏することができるとともに、パワーダウン時において、基準電圧Ｖｏｕｔの電圧レベルに関わらず、スタートアップ電流Ｉｓｒｔｕｐの出力を停止させることができる。

以上のように、上記実施の形態にかかるスタートアップ回路は、電源電圧ＶＤＤに応じた電圧レベルの電圧Ｖｎを生成し出力するレベルシフタと、電圧Ｖｎに応じたスタートアップ電流Ｉｓｒｔｕｐを基準電圧発生部の内部ノード（Ａ）に対して供給するか否かを制御電圧Ｖｓｔに基づいて制御するスイッチ回路と、を備える。それにより、上記実施の形態にかかるスタートアップ回路は、基準電圧Ｖｏｕｔが所望の電圧レベルに達すると、スイッチ回路を確実にオフすることができる。それにより、上記実施の形態にかかるスタートアップ回路は、スイッチ回路に流れるリーク電流の増大を抑制することができる。

また、上記実施の形態にかかるスタートアップ回路は、特許文献２に示すような従来技術と異なり、容量や抵抗素子を備えず、４つのＭＯＳトランジスタにより構成されるため、回路規模の増大を抑制することができる。さらに、上記実施の形態にかかるスタートアップ回路は、従来技術と異なり、容量や抵抗素子を備えないため、スタートアップ電流Ｉｓｒｔｕｐに負荷される遅延量が少なくなり、より高速に基準電圧Ｖｏｕｔを安定させることができる。

また、上記実施の形態にかかるスタートアップ回路は、基準電圧Ｖｏｕｔの出力元である基準電圧発生部のノード（Ｂ）とは異なるノード（Ａ）に対してスタートアップ電流Ｉｓｒｔｕｐを供給している。したがって、上記実施の形態にかかるスタートアップ回路は、特許文献３に示すような従来技術と異なり、外部負荷抵抗に関わらず、スタートアップ電流Ｉｓｒｔｕｐを非常に小さくすることができる（例えば、数ｕＡオーダー）。そのため、上記実施の形態にかかるスタートアップ回路は、スタートアップ動作時において、消費電流の増大を抑制することができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

上記実施の形態では、スタートアップ回路を構成するレベルシフタがＭＯＳトランジスタである場合を例に説明したが、これに限られない。例えば、図８に示すように、ＭＯＳトランジスタに代えて抵抗素子Ｒ１１を備える回路構成に適宜変更可能である。この抵抗素子Ｒ１１は、電源電圧端子ＶＤＤとスイッチ回路１２との間に接続される。なお、回路規模はＭＯＳトランジスタの場合よりも大きくなる点に留意する。また、図９に示すように、ダイオード接続された異なる導電型のＭＯＳトランジスタ（Ｐチャネル型のＭＯＳトランジスタＭＰ１１）を備える回路構成にも適宜変更可能である。

また、上記実施の形態では、スタートアップ回路を構成するスイッチ回路がＭＯＳトランジスタである場合を例に説明したが、これに限られない。例えば、図１０に示すように、ＭＯＳトランジスタに代えてバイポーラトランジスタＢＰ１２を備える回路構成に適宜変更可能である。このバイポーラトランジスタＢＰ１２では、エミッタがノードＶｎに接続され、コレクタが基準電圧発生部２０内のノード（Ａ）に接続され、ベースがノードＶｓｔに接続される。

また、上記実施の形態では、スタートアップ回路を構成するモニタ回路が２つのＭＯＳトランジスタからなる場合を例に説明したが、これに限られない。例えば、図３に示すモニタ回路１３の構成は、図１１に示すように、トランジスタＭＮ１３に代えて抵抗素子Ｒ１３を備える回路構成に適宜変更可能である。ただし、回路規模はＭＯＳトランジスタの場合よりも大きくなる点に留意する。なお、以上の変形例は、実施の形態２にかかるスタートアップ回路１０ａに対しても同様に適用可能である。

１，１ａ 基準電圧発生回路
１０，１０ａ〜１０ｇ スタートアップ回路
１１，１１ａ，１１ｄ，１１ｅ レベルシフタ
１２，１２ａ，１２ｆ スイッチ回路
１３，１３ａ，１３ｇ モニタ回路
２０，２０ａ 基準電圧発生部
２１〜２４ トランジスタ
２１ａ〜２４ａ トランジスタ
２５ 抵抗素子
ＢＰ１２ バイポーラトランジスタ
ＭＮ１１，ＭＮ１２ａ，ＭＮ１３，ＭＮ１３ａ トランジスタ
ＭＰ１１，ＭＰ１１ａ，ＭＰ１２，ＭＰ１３，ＭＰ１３ａ トランジスタ
Ｒ１１，Ｒ１３ 抵抗素子

Claims (12)

1. 基準電圧を発生する基準電圧発生部に対して電源電圧供給開始時にスタートアップ電流を供給し、当該基準電圧を安定化させるスタートアップ回路であって、
   前記基準電圧を検出し、検出結果に応じた制御電圧を出力するモニタ回路と、
   前記電源電圧に応じた電圧レベルの中間電圧を生成し出力するレベルシフタと、
   前記中間電圧に応じた前記スタートアップ電流を、前記基準電圧発生部に対して供給するか否かを前記制御電圧に基づいて制御するスイッチ回路と、を備えたスタートアップ回路。
2. 前記モニタ回路は、
   第１及び第２電源電圧端子間に設けられ、前記基準電圧に基づいてソース−ドレイン間に流れる電流が制御される第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタと直列に接続され、第１電源電圧端子の電圧レベルに基づいてソース−ドレイン間に流れる電流が制御される第２ＭＯＳトランジスタと、を備え、
   前記第１及び第２ＭＯＳトランジスタ間を接続する信号線上のノードの電位を前記制御電圧として出力することを特徴とする請求項１に記載のスタートアップ回路。
3. 前記モニタ回路は、
   第１及び第２電源電圧端子間に設けられ、前記基準電圧に基づいてソース−ドレイン間に流れる電流が制御される第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタと直列に接続され、外部からのパワーダウン用信号に基づいてソース−ドレイン間に流れる電流が制御される第２ＭＯＳトランジスタと、を備え、
   前記第１及び第２ＭＯＳトランジスタ間を接続する信号線上のノードの電位を前記制御電圧として出力し、
   前記レベルシフタは、
   ドレインが第１電源電圧端子に接続され、ソースが前記スイッチ回路に接続され、前記パワーダウン用信号に基づいてソース−ドレイン間に流れる電流が制御される第３ＭＯＳトランジスタであることを特徴とする請求項１に記載のスタートアップ回路。
4. 前記レベルシフタは、
   ゲート及びドレインが前記電源電圧の供給される第１電源電圧端子に接続され、ソースが前記スイッチ回路に接続されたＮチャネル型の第３ＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のスタートアップ回路。
5. 前記レベルシフタは、
   一端が前記電源電圧の供給される第１電源電圧端子に接続され、他端が前記スイッチ回路に接続された抵抗素子であることを特徴とする請求項１又は２に記載のスタートアップ回路。
6. 前記レベルシフタは、
   ソースが前記電源電圧の供給される第１電源電圧端子に接続され、ゲート及びドレインが前記スイッチ回路に接続されたＰチャネル型の第３ＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のスタートアップ回路。
7. 前記レベルシフタは、
   ゲート及びドレインが接地電圧の供給される第１電源電圧端子に接続され、ソースが前記スイッチ回路に接続されたＰチャネル型の第３ＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のスタートアップ回路。
8. 前記レベルシフタは、
   一端が接地電圧の供給される第１電源電圧端子に接続され、他端が前記スイッチ回路に接続された抵抗素子であることを特徴とする請求項１又は２に記載のスタートアップ回路。
9. 前記レベルシフタは、
   ソースが接地電圧の供給される第１電源電圧端子に接続され、ゲート及びドレインが前記スイッチ回路に接続されたＮチャネル型の第３ＭＯＳトランジスタであることを特徴とする請求項１又は２に記載のスタートアップ回路。
10. 前記スイッチ回路は、
    前記制御電圧に基づいてソース−ドレイン間に流れる前記スタートアップ電流が制御される第４ＭＯＳトランジスタであることを特徴とする請求項１〜９のいずれか一項に記載のスタートアップ回路。
11. 前記スイッチ回路は、
    前記制御電圧に応じた電流に基づいてエミッタ−コレクタ間に流れる前記スタートアップ電流が制御されるバイポーラトランジスタであることを特徴とする請求項１〜９のいずれか一項に記載のスタートアップ回路。
12. 前記基準電圧発生部と、
    請求項１〜１１のいずれか一項に記載のスタートアップ回路と、を備えた基準電圧発生回路。

Images