KR20010003266A - 싱크로너스 데이터 샘플링 회로 - Google Patents

싱크로너스 데이터 샘플링 회로 Download PDF

Info

Publication number
KR20010003266A
KR20010003266A KR1019990023489A KR19990023489A KR20010003266A KR 20010003266 A KR20010003266 A KR 20010003266A KR 1019990023489 A KR1019990023489 A KR 1019990023489A KR 19990023489 A KR19990023489 A KR 19990023489A KR 20010003266 A KR20010003266 A KR 20010003266A
Authority
KR
South Korea
Prior art keywords
signal
clock signal
pulse signal
data
sampling
Prior art date
Application number
KR1019990023489A
Other languages
English (en)
Other versions
KR100301056B1 (ko
Inventor
이형용
김상철
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990023489A priority Critical patent/KR100301056B1/ko
Priority to TW089101375A priority patent/TW498593B/zh
Priority to US09/585,443 priority patent/US6252441B1/en
Priority to DE10029335A priority patent/DE10029335B4/de
Publication of KR20010003266A publication Critical patent/KR20010003266A/ko
Application granted granted Critical
Publication of KR100301056B1 publication Critical patent/KR100301056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

클럭신호의 한 싸이클 동안에 4개의 데이터를 샘플링할 수 있는 싱크로너스 데이터 샘플링 회로 및 방법이 개시된다. 상기 싱크로너스 데이터 샘플링 회로에서는, 제1펄스신호 발생기가 상기 클럭신호를 받아 상기 클럭신호의 논리"로우" 구간동안에 제1펄스신호를 발생하고, 제2펄스신호 발생기가 상기 클럭신호를 받아 상기 클럭신호의 논리"하이" 구간동안에 제2펄스신호를 발생한다. 제1샘플링 수단이 상기 클럭신호의 하강에지에 응답하여 입력단을 통해 입력되는 제1데이터를 샘플링하여 출력단으로 출력하고, 제2샘플링 수단이 상기 제1펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제2데이터를 샘플링하여 상기 출력단으로 출력한다. 또한 제3샘플링 수단이 상기 클럭신호의 상승에지에 응답하여 상기 입력단을 통해 입력되는 제3데이터를 샘플링하여 상기 출력단으로 출력하고, 제4샘플링 수단이 상기 제2펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제4데이터를 샘플링하여 상기 출력단으로 출력한다. 따라서 상기 클럭신호의 한 싸이클 동안에 4개의 데이터가 샘플링되므로, 종래의 DDR(Dual Data Rate) 방식의 데이터 샘플링 스킴에 비하여 데이터 샘플링 효율이 2배로 증가된다.

Description

싱크로너스 데이터 샘플링 회로{Synchronous data sampling circuit}
본 발명은 반도체장치에 관한 것으로서, 특히 데이터 샘플링 회로에 관한 것이다.
반도체 메모리장치의 고속동작을 위해 시스템 클럭에 동기되어 동작하는 싱크로너스 디램이 개발되었다. 또한 근래에는 더 높은 동작주파수의 요구에 따라, 클럭의 상승에지 및 하강에지에 모두 동기되어 데이터가 입출력되는 DDR(Dual Data Rate) 싱크로너스 디램 및 램버스(Rambus) 디램이 개발되었다.
도 1은 종래의 DDR 방식의 데이터 샘플링 회로의 회로도이고, 도 2는 도 1에 도시된 DDR 방식의 데이터 샘플링 회로의 타이밍도이다.
도 1 및 도 2를 참조하면, 상기 DDR 방식의 데이터 샘플링 회로에서는 클럭(CLOCK)의 하강에지, 즉 클럭(CLOCK)의 레벨이 논리"하이"에서 논리"로우"로 천이하는 네거티브 에지에서 플립플럽(11)이 입출력 패드(DQ)를 통해 입력되는 데이터(Data1)을 샘플링하여 데이터 입출력라인(DIO)로 출력한다. 또한 클럭(CLOCK)의 상승에지, 즉 클럭(CLOCK)의 레벨이 논리"로우"에서 논리"하이"로 천이하는 포지티브 에지에서 플립플럽(13)이 입출력 패드(DQ)를 통해 입력되는 데이터(Data2)을 샘플링하여 데이터 입출력라인(DIO)로 출력한다.
따라서 상기 DDR 방식의 데이터 샘플링 스킴에서는 클럭(CLOCK)의 한 싸이클(tCYCLE) 동안에 단지 2개의 데이터만을 샘플링할 수 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 데이터 샘플링 효율을 증가시키기 위해 클럭의 한 싸이클 동안에 4개의 데이터를 샘플링할 수 있는 싱크로너스 데이터 샘플링 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 데이터 샘플링 효율을 증가시키기 위해 클럭의 한 싸이클 동안에 4개의 데이터를 샘플링할 수 있는 싱크로너스 데이터 샘플링 방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 DDR 방식의 데이터 샘플링 회로의 회로도이다.
도 2는 도 1에 도시된 종래의 DDR 방식의 데이터 샘플링 회로의 동작 타이밍도이다.
도 3은 본 발명의 바람직한 제1실시예에 따른 싱크로너스 데이터 샘플링 회로의 회로도이다.
도 4는 도 3에 도시된 본 발명의 제1실시예에 따른 싱크로너스 데이터 샘플링 회로의 동작 타이밍도이다.
도 5는 본 발명의 바람직한 제2실시예에 따른 싱크로너스 데이터 샘플링 회로의 회로도이다.
도 6은 도 5에 도시된 본 발명의 제2실시예에 따른 싱크로너스 데이터 샘플링 회로의 동작 타이밍도이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 싱크로너스 데이터 샘플링 회로는, 제1 및 제2펄스신호 발생기, 제1 내지 제4샘플링 수단을 구비하는 것을 특징으로 한다.
상기 제1 및 제2펄스신호 발생기는 클럭신호를 받아 상기 클럭신호의 일정한 레벨 구간 동안에 펄스신호를 발생한다. 상기 제1펄스신호 발생기는 상기 클럭신호를 받아 상기 클럭신호의 논리"로우" 구간동안에 제1펄스신호를 발생하고, 상기 제2펄스신호 발생기는 상기 클럭신호를 받아 상기 클럭신호의 논리"하이" 구간동안에 제2펄스신호를 발생한다.
상기 제1 내지 제4샘플링 수단의 입력노드들은 데이터가 입력되는 입력단에 공통연결되고 상기 제1 내지 제4샘플링 수단의 출력노드들은 출력단에 공통연결된다. 상기 제1샘플링 수단은 상기 클럭신호의 하강에지에 응답하여 상기 입력단을 통해 입력되는 제1데이터를 샘플링하여 상기 출력단으로 출력하고, 상기 제2샘플링 수단은 상기 제1펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제2데이터를 샘플링하여 상기 출력단으로 출력한다. 상기 제3샘플링 수단은 상기 클럭신호의 상승에지에 응답하여 상기 입력단을 통해 입력되는 제3데이터를 샘플링하여 상기 출력단으로 출력하고, 상기 제4샘플링 수단은 상기 제2펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제4데이터를 샘플링하여 상기 출력단으로 출력한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 싱크로너스 데이터 샘플링 방법은, 클럭신호를 받아 상기 클럭신호의 논리"로우" 구간동안에 제1펄스신호를 발생하는 단계, 상기 클럭신호를 받아 상기 클럭신호의 논리"하이" 구간동안에 제2펄스신호를 발생하는 단계, 상기 클럭신호의 하강에지에 응답하여 입력단을 통해 입력되는 제1데이터를 샘플링하여 출력단으로 출력하는 단계, 상기 제1펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제2데이터를 샘플링하여 상기 출력단으로 출력하는 단계, 상기 클럭신호의 상승에지에 응답하여 상기 입력단을 통해 입력되는 제3데이터를 샘플링하여 상기 출력단으로 출력하는 단계, 및 상기 제2펄스신호의 상승에지 또는 하강에지에 응답하여 상기 입력단을 통해 입력되는 제4데이터를 샘플링하여 상기 출력단으로 출력하는 단계를 구비하는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 싱크로너스 데이터 샘플링 회로 및 방법에 의하면, 상기 클럭신호의 하강에지, 상기 클럭신호의 논리"로우" 구간동안에 발생되는 상기 제1펄스신호의 에지, 상기 클럭신호의 상승에지, 및 상기 클럭신호의 논리"하이" 구간동안에 발생되는 상기 제2펄스신호의 에지에서 각각 데이터가 샘플링된다. 즉 상기 클럭신호의 한 싸이클 동안에 4개의 데이터가 샘플링된다. 따라서 종래의 DDR 방식의 데이터 샘플링 스킴에 비하여 데이터 샘플링 효율이 2배로 증가된다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 바람직한 제1실시예에 따른 싱크로너스 데이터 샘플링 회로의 회로도이고, 도 4는 도 3에 도시된 본 발명의 제1실시예에 따른 싱크로너스 데이터 샘플링 회로의 동작 타이밍도이다. 상기 데이터 샘플링 회로는 본 발명에 따른 데이터 샘플링 방법에 따라 동작된다.
먼저 도 3을 참조하면, 본 발명의 제1실시예에 따른 싱크로너스 데이터 샘플링 회로는, 제1 및 제2펄스신호 발생기(31,32), 제1 내지 제4샘플링 수단(33,34,35,36)을 구비한다.
상기 제1 및 제2펄스신호 발생기(31,32)는 클럭신호(CLOCK)를 받아 상기 클럭신호(CLOCK)의 일정한 레벨 구간 동안에 펄스신호를 발생한다. 즉 도 4의 타이밍도에 도시된 바와 같이, 상기 제1펄스신호 발생기(31)는 상기 클럭신호(CLOCK)를 받아 상기 클럭신호(CLOCK)의 논리"로우" 구간동안에 논리"하이" 의 제1펄스신호(A)를 발생하고, 상기 제2펄스신호 발생기(32)는 상기 클럭신호(CLOCK)를 받아 상기 클럭신호(CLOCK)의 논리"하이" 구간동안에 논리"로우"의 제2펄스신호(B)를 발생한다. 상기 클럭신호(CLOCK)는 반도체장치의 외부에서 입력되는 시스템 클럭이거나 또는 반도체장치의 내부에서 발생되는 신호이다.
여기에서 상기 제1펄스신호 발생기(31)는 직렬연결된 짝수개의 인버터들(31a,31b)로 구성되는 지연기와, 인버터(31c)로 구성되는 반전지연기, 및 앤드게이트(31d)로 구성되어 있다. 또한 상기 제2펄스신호 발생기(32)는 직렬연결된 짝수개의 인버터들(32a,32b)로 구성되는 지연기와, 인버터(32c)로 구성되는 반전지연기, 및 오아게이트(32d)로 구성되어 있다. 상기 반전지연기들의 지연시간은 상기 지연기들의 지연시간보다 짧다.
상기 제1 및 제2펄스신호 발생기(31,32)는 다른 여러가지 논리게이트들로 구성될 수 있으며 이는 당업계에서 통상의 지식을 가진자에게 자명하다.
상기 제1 및 제4샘플링 수단(33,36)은 입력클럭의 네거티브 에지에서 트리거되는 플립플럽으로 구성되고, 상기 제2 및 제3샘플링 수단(34,35)은 입력클럭의 포지티브 에지에서 트리거되는 플립플럽으로 구성된다. 상기 제1 내지 제4샘플링 수단(33,34,35,36)의 입력노드들(D)은 데이터가 입력되는 입력단(DQ)에 공통연결되고 상기 제1 내지 제4샘플링 수단(33,34,35,36)의 출력노드들(Q)은 출력단(DIO)에 공통연결된다. 상기 제1실시예에 따른 싱크로너스 데이터 샘플링 회로가 반도체장치의 입력회로로 사용될 경우에는 상기 반도체장치의 입출력 패드가 상기 입력단(DQ)에 해당하고 상기 반도체장치 내부의 데이터버스가 상기 출력단(DIO)에 해당한다.
도 3 및 도 4를 참조하면, 상기 제1샘플링 수단(33)은 상기 클럭신호(CLOCK)의 하강에지, 즉 논리"하이"로부터 논리"로우"로 천이하는 네거티브 에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제1데이터(Data1)를 샘플링하여 상기 출력단(DIO)으로 출력한다. 상기 제2샘플링 수단(34)은 상기 제1펄스신호(A)의 상승에지, 즉 논리"로우"로부터 논리"하이"로 천이하는 포지티브 에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제2데이터(Data2)를 샘플링하여 상기 출력단(DIO)으로 출력한다. 상기 제3샘플링 수단(35)은 상기 클럭신호(CLOCK)의 상승에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제3데이터(Data3)를 샘플링하여 상기 출력단(DIO)으로 출력한다. 또한 상기 제4샘플링 수단(36)은 상기 제2펄스신호(B)의 하강에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제4데이터(Data4)를 샘플링하여 상기 출력단(DIO)으로 출력한다.
즉 상술한 본 발명의 제1실시예에 따른 싱크로너스 데이터 샘플링 회로는, 상기 클럭신호(CLOCK)의 하강에지, 상기 클럭신호(CLOCK)의 논리"로우" 구간동안에 발생되는 상기 제1펄스신호(A)의 상승에지, 상기 클럭신호(CLOCK)의 상승에지, 및 상기 클럭신호(CLOCK)의 논리"하이" 구간동안에 발생되는 상기 제2펄스신호(B)의 하강에지에서 순차적으로 각각 데이터가 샘플링된다. 결국 상기 클럭신호(CLOCK)의 한 싸이클(tCYCLE) 동안에 4개의 데이터가 샘플링된다.
도 5는 본 발명의 바람직한 제2실시예에 따른 싱크로너스 데이터 샘플링 회로의 회로도이고, 도 6은 도 5에 도시된 본 발명의 제2실시예에 따른 싱크로너스 데이터 샘플링 회로의 동작 타이밍도이다. 상기 데이터 샘플링 회로는 본 발명에 따른 데이터 샘플링 방법에 따라 동작된다.
도 5를 참조하면, 본 발명의 제2실시예에 따른 싱크로너스 데이터 샘플링 회로는, 제1 및 제2펄스신호 발생기(51,52), 제1 내지 제4샘플링 수단(53,54,55,56)을 구비한다.
도 6의 타이밍도에 도시된 바와 같이, 상기 제1펄스신호 발생기(51)는 상기 클럭신호(CLOCK)를 받아 상기 클럭신호(CLOCK)의 논리"로우" 구간동안에 논리"로우"의 제1펄스신호(E)를 발생하고, 상기 제2펄스신호 발생기(52)는 상기 클럭신호(CLOCK)를 받아 상기 클럭신호(CLOCK)의 논리"하이" 구간동안에 논리"하이"의 제2펄스신호(F)를 발생한다. 즉 상기 제1펄스신호 발생기(51) 및 상기 제2펄스신호 발생기(52)는 도 3의 제1실시예에서의 제1펄스신호 발생기(31) 및 제2펄스신호 발생기(32)의 출력신호들과 반대의 위상을 갖는 출력신호들을 발생한다.
여기에서 상기 제1펄스신호 발생기(51)는 직렬연결된 짝수개의 인버터들(51a,51b)로 구성되는 지연기와, 인버터(51c)로 구성되는 반전지연기, 및 낸드게이트(51d)로 구성되어 있다. 또한 상기 제2펄스신호 발생기(52)는 직렬연결된 짝수개의 인버터들(52a,52b)로 구성되는 지연기와, 인버터(52c)로 구성되는 반전지연기, 및 노아게이트(52d)로 구성되어 있다. 상기 반전지연기들의 지연시간은 상기 지연기들의 지연시간보다 짧다. 상기 제1 및 제2펄스신호 발생기(51,52)는 다른 여러가지 논리게이트들로 구성될 수 있는 것은 자명하다.
상기 제1 및 제2샘플링 수단(53,54)은 입력클럭의 네거티브 에지에서 트리거되는 플립플럽으로 구성되고, 상기 제3 및 제4샘플링 수단(55,56)은 입력클럭의 포지티브 에지에서 트리거되는 플립플럽으로 구성된다. 상기 제1 내지 제4샘플링 수단(53,54,55,56)의 입력노드들(D)은 데이터가 입력되는 입력단(DQ)에 공통연결되고 상기 제1 내지 제4샘플링 수단(53,54,55,56)의 출력노드들(Q)은 출력단(DIO)에 공통연결된다.
도 5 및 도 6을 참조하면, 상기 제1실시예에서와 마찬가지로 상기 제1샘플링 수단(53)은 상기 클럭신호(CLOCK)의 하강에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제1데이터(Data1)를 샘플링하여 상기 출력단(DIO)으로 출력하고, 상기 제3샘플링 수단(55)은 상기 클럭신호(CLOCK)의 상승에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제3데이터(Data3)를 샘플링하여 상기 출력단(DIO)으로 출력한다. 반면에 상기 제2샘플링 수단(54)은 상기 제1펄스신호(E)의 하강에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제2데이터(Data2)를 샘플링하여 상기 출력단(DIO)으로 출력하고, 상기 제4샘플링 수단(56)은 상기 제2펄스신호(F)의 상승에지에 응답하여 상기 입력단(DQ)을 통해 입력되는 제4데이터(Data4)를 샘플링하여 상기 출력단(DIO)으로 출력한다.
즉 상술한 본 발명의 제2실시예에 따른 싱크로너스 데이터 샘플링 회로는, 상기 클럭신호(CLOCK)의 하강에지, 상기 클럭신호(CLOCK)의 논리"로우" 구간동안에 발생되는 상기 제1펄스신호(E)의 하강에지, 상기 클럭신호(CLOCK)의 상승에지, 및 상기 클럭신호(CLOCK)의 논리"하이" 구간동안에 발생되는 상기 제2펄스신호(F)의 상승에지에서 순차적으로 각각 데이터가 샘플링된다. 결국 상기 클럭신호(CLOCK)의 한 싸이클(tCYCLE) 동안에 4개의 데이터가 샘플링된다.
한편 상기 본 발명에 따른 싱크로너스 데이터 샘플링 회로 및 방법은, 필요에 따라 상기 클럭신호(CLOCK)의 하강에지, 상기 클럭신호(CLOCK)의 상승에지, 및 상기 클럭신호(CLOCK)의 논리"로우" 구간 또는 논리"하이" 구간중 어느 하나에서 각각 데이터를 샘플링하도록 구성될 수 있다. 또한 상기 본 발명에 따른 싱크로너스 데이터 샘플링 회로 및 방법은 반도체장치의 출력회로에 적용될 수도 있으며 또한 데이터 샘플링 효율을 증가시키기 위한 여러가지 응용들에 다양하게 적용될 수 있다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 싱크로너스 데이터 샘플링 회로 및 방법에 의하면, 클럭신호의 한 싸이클 동안에 4개의 데이터가 샘플링되므로 종래의 DDR 방식의 데이터 샘플링 스킴에 비하여 데이터 샘플링 효율이 2배로 증가되는 장점이 있다.

Claims (19)

  1. 입력단을 통해 순차적으로 입력되는 데이터를 샘플링하여 출력단으로 출력하는 데이터 샘플링 회로에 있어서,
    클럭신호를 받아 상기 클럭신호의 논리"로우" 구간동안에 제1펄스신호를 발생하는 제1펄스신호 발생기;
    상기 클럭신호를 받아 상기 클럭신호의 논리"하이" 구간동안에 제2펄스신호를 발생하는 제2펄스신호 발생기;
    상기 클럭신호의 하강에지에 응답하여, 상기 입력단을 통해 입력되는 제1데이터를 샘플링하여 상기 출력단으로 출력하는 제1샘플링 수단;
    상기 제1펄스신호의 에지에 응답하여, 상기 입력단을 통해 입력되는 제2데이터를 샘플링하여 상기 출력단으로 출력하는 제2샘플링 수단;
    상기 클럭신호의 상승에지에 응답하여, 상기 입력단을 통해 입력되는 제3데이터를 샘플링하여 상기 출력단으로 출력하는 제3샘플링 수단; 및
    상기 제2펄스신호의 에지에 응답하여, 상기 입력단을 통해 입력되는 제4데이터를 샘플링하여 상기 출력단으로 출력하는 제4샘플링 수단을 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  2. 제1항에 있어서, 상기 제1펄스신호의 상기 에지는 상승에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  3. 제1항에 있어서, 상기 제1펄스신호의 상기 에지는 하강에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  4. 제1항에 있어서, 상기 제2펄스신호의 상기 에지는 상승에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  5. 제1항에 있어서, 상기 제2펄스신호의 상기 에지는 하강에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  6. 제1항에 있어서, 상기 제1펄스신호 발생기는,
    상기 클럭신호를 지연시키는 지연기;
    상기 지연기의 지연시간보다 지연시간이 짧고 상기 클럭신호를 반전시키고 지연시키는 반전지연기; 및
    상기 지연기의 출력신호 및 상기 반전지연기의 출력신호를 논리곱하여 상기 제1펄스신호를 출력하는 논리곱 수단을 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  7. 제1항에 있어서, 상기 제2펄스신호 발생기는,
    상기 클럭신호를 지연시키는 지연기;
    상기 지연기의 지연시간보다 지연시간이 짧고 상기 클럭신호를 반전시키고 지연시키는 반전지연기; 및
    상기 지연기의 출력신호 및 상기 반전지연기의 출력신호를 논리합하여 상기 제2펄스신호를 출력하는 논리합 수단을 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  8. 제1항에 있어서, 상기 제1 내지 제4샘플링 수단은 플립플럽으로 구성되는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  9. 제1항에 있어서, 상기 제1펄스신호 발생기는,
    상기 클럭신호를 지연시키는 지연기;
    상기 지연기의 지연시간보다 지연시간이 짧고 상기 클럭신호를 반전시키고 지연시키는 반전지연기; 및
    상기 지연기의 출력신호 및 상기 반전지연기의 출력신호를 논리곱하고 그 결과를 반전시켜 상기 제1펄스신호를 출력하는 반전논리곱 수단을 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  10. 제1항에 있어서, 상기 제2펄스신호 발생기는,
    상기 클럭신호를 지연시키는 지연기;
    상기 지연기의 지연시간보다 지연시간이 짧고 상기 클럭신호를 반전시키고 지연시키는 반전지연기; 및
    상기 지연기의 출력신호 및 상기 반전지연기의 출력신호를 논리합하고 그 결과를 반전시켜 상기 제2펄스신호를 출력하는 반전논리합 수단을 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 회로.
  11. 입력단을 통해 순차적으로 입력되는 데이터를 샘플링하여 출력단으로 출력하는 데이터 샘플링 방법에 있어서,
    클럭신호를 받아 상기 클럭신호의 논리"로우" 구간동안에 제1펄스신호를 발생하는 단계;
    상기 클럭신호를 받아 상기 클럭신호의 논리"하이" 구간동안에 제2펄스신호를 발생하는 단계;
    상기 클럭신호의 하강에지에 응답하여, 상기 입력단을 통해 입력되는 제1데이터를 샘플링하여 상기 출력단으로 출력하는 단계;
    상기 제1펄스신호의 에지에 응답하여, 상기 입력단을 통해 입력되는 제2데이터를 샘플링하여 상기 출력단으로 출력하는 단계;
    상기 클럭신호의 상승에지에 응답하여, 상기 입력단을 통해 입력되는 제3데이터를 샘플링하여 상기 출력단으로 출력하는 단계; 및
    상기 제2펄스신호의 에지에 응답하여, 상기 입력단을 통해 입력되는 제4데이터를 샘플링하여 상기 출력단으로 출력하는 단계를 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  12. 제11항에 있어서, 상기 제1펄스신호의 상기 에지는 상승에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  13. 제11항에 있어서, 상기 제1펄스신호의 상기 에지는 하강에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  14. 제11항에 있어서, 상기 제2펄스신호의 상기 에지는 상승에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  15. 제11항에 있어서, 상기 제2펄스신호의 상기 에지는 하강에지인 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  16. 제11항에 있어서, 상기 제1펄스신호를 발생하는 단계는,
    상기 클럭신호를 소정의 시간 지연시키는 단계;
    상기 클럭신호를 반전시키고 그 결과를 상기 소정의 시간보다 짧은 시간만큼 지연시키는 단계; 및
    상기 클럭신호가 지연된 신호와 상기 클럭신호가 반전지연된 신호를 논리곱하여 상기 제1펄스신호를 발생하는 단계를 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  17. 제11항에 있어서, 상기 제2펄스신호를 발생하는 단계는,
    상기 클럭신호를 소정의 시간 지연시키는 단계;
    상기 클럭신호를 반전시키고 그 결과를 상기 소정의 시간보다 짧은 시간만큼 지연시키는 단계; 및
    상기 클럭신호가 지연된 신호와 상기 클럭신호가 반전지연된 신호를 논리합하여 상기 제2펄스신호를 발생하는 단계를 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  18. 제11항에 있어서, 상기 제1펄스신호를 발생하는 단계는,
    상기 클럭신호를 소정의 시간 지연시키는 단계;
    상기 클럭신호를 반전시키고 그 결과를 상기 소정의 시간보다 짧은 시간만큼 지연시키는 단계;
    상기 클럭신호가 지연된 신호와 상기 클럭신호가 반전지연된 신호를 논리곱하는 단계; 및
    상기 논리곱된 신호를 반전시켜 상기 제1펄스신호를 발생하는 단계를 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
  19. 제11항에 있어서, 상기 제2펄스신호를 발생하는 단계는,
    상기 클럭신호를 소정의 시간 지연시키는 단계;
    상기 클럭신호를 반전시키고 그 결과를 상기 소정의 시간보다 짧은 시간만큼 지연시키는 단계;
    상기 클럭신호가 지연된 신호와 상기 클럭신호가 반전지연된 신호를 논리합하는 단계; 및
    상기 논리합된 신호를 반전시켜 상기 제2펄스신호를 발생하는 단계를 구비하는 것을 특징으로 하는 싱크로너스 데이터 샘플링 방법.
KR1019990023489A 1999-06-22 1999-06-22 싱크로너스 데이터 샘플링 회로 KR100301056B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990023489A KR100301056B1 (ko) 1999-06-22 1999-06-22 싱크로너스 데이터 샘플링 회로
TW089101375A TW498593B (en) 1999-06-22 2000-01-27 Synchronous data sampling circuit
US09/585,443 US6252441B1 (en) 1999-06-22 2000-06-02 Synchronous data sampling circuit
DE10029335A DE10029335B4 (de) 1999-06-22 2000-06-20 Schaltung und Verfahren zur synchronen Datenabtastung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023489A KR100301056B1 (ko) 1999-06-22 1999-06-22 싱크로너스 데이터 샘플링 회로

Publications (2)

Publication Number Publication Date
KR20010003266A true KR20010003266A (ko) 2001-01-15
KR100301056B1 KR100301056B1 (ko) 2001-11-01

Family

ID=19594208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023489A KR100301056B1 (ko) 1999-06-22 1999-06-22 싱크로너스 데이터 샘플링 회로

Country Status (4)

Country Link
US (1) US6252441B1 (ko)
KR (1) KR100301056B1 (ko)
DE (1) DE10029335B4 (ko)
TW (1) TW498593B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399895B1 (ko) * 2001-06-30 2003-09-29 주식회사 하이닉스반도체 고속의 데이터 라이트를 위한 디디알 메모리

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340262B (en) * 1996-08-13 1998-09-11 Fujitsu Ltd Semiconductor device, system consisting of semiconductor devices and digital delay circuit
US6850092B2 (en) * 2000-06-09 2005-02-01 The Trustees Of Columbia University Low latency FIFO circuits for mixed asynchronous and synchronous systems
US7082071B2 (en) * 2001-08-23 2006-07-25 Integrated Device Technology, Inc. Integrated DDR/SDR flow control managers that support multiple queues and MUX, DEMUX and broadcast operating modes
US6795360B2 (en) * 2001-08-23 2004-09-21 Integrated Device Technology, Inc. Fifo memory devices that support all four combinations of DDR or SDR write modes with DDR or SDR read modes
US7015600B2 (en) * 2002-10-10 2006-03-21 International Business Machines Corporation Pulse generator circuit and semiconductor device including same
US7287143B2 (en) * 2003-04-30 2007-10-23 Hynix Semiconductor Inc. Synchronous memory device having advanced data align circuit
US7120075B1 (en) 2003-08-18 2006-10-10 Integrated Device Technology, Inc. Multi-FIFO integrated circuit devices that support multi-queue operating modes with enhanced write path and read path queue switching
US7209061B2 (en) * 2005-03-30 2007-04-24 Silicon Laboratories, Inc. Method and system for sampling a signal
US7813460B2 (en) * 2005-09-30 2010-10-12 Slt Logic, Llc High-speed data sampler with input threshold adjustment
TWI394373B (zh) * 2007-10-17 2013-04-21 Dadny Inc 脈寬調變工作週期偵測電路
KR20100054417A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 상 변화 메모리 장치
JP2013165570A (ja) * 2012-02-10 2013-08-22 Toshiba Corp 半導体集積回路装置、ｄｃ−ｄｃコンバータおよび電圧変換方法
US9503065B1 (en) * 2015-08-31 2016-11-22 Teradyne, Inc. Deskew of rising and falling signal edges
CN106875966B (zh) * 2017-01-09 2020-02-07 上海兆芯集成电路有限公司 数据选通信号处理系统以及处理方法
US10276229B2 (en) 2017-08-23 2019-04-30 Teradyne, Inc. Adjusting signal timing
US10942220B2 (en) 2019-04-25 2021-03-09 Teradyne, Inc. Voltage driver with supply current stabilization
US10761130B1 (en) 2019-04-25 2020-09-01 Teradyne, Inc. Voltage driver circuit calibration
US11119155B2 (en) 2019-04-25 2021-09-14 Teradyne, Inc. Voltage driver circuit
US11283436B2 (en) 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5101203A (en) * 1990-06-29 1992-03-31 International Business Machines Corporation Digital data regeneration and deserialization circuits
US5532632A (en) * 1994-02-01 1996-07-02 Hughes Aircraft Company Method and circuit for synchronizing an input data stream with a sample clock
US5834950A (en) * 1994-03-17 1998-11-10 3Com Corporation Phase detector which eliminates frequency ripple
US5598113A (en) * 1995-01-19 1997-01-28 Intel Corporation Fully asynchronous interface with programmable metastability settling time synchronizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399895B1 (ko) * 2001-06-30 2003-09-29 주식회사 하이닉스반도체 고속의 데이터 라이트를 위한 디디알 메모리

Also Published As

Publication number Publication date
DE10029335A1 (de) 2001-02-08
KR100301056B1 (ko) 2001-11-01
US6252441B1 (en) 2001-06-26
DE10029335B4 (de) 2013-10-17
TW498593B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
KR100301056B1 (ko) 싱크로너스 데이터 샘플링 회로
KR100562655B1 (ko) 반도체 기억 소자의 동작 제한 필터 및 그 방법
US7030671B2 (en) Circuit for controlling pulse width
KR100265610B1 (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
KR970049573A (ko) 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로
KR20000065711A (ko) 펄스발생기를 채용한 내부클럭신호 발생회로
KR20050041584A (ko) 데이터 출력제어회로
US6049236A (en) Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies
KR100656462B1 (ko) 반도체 메모리 장치의 데이터 출력 클럭 생성 회로 및 방법
US11106237B2 (en) Shift registers
JP4902903B2 (ja) 高速の半導体メモリ装置のデータ入力バッファリング方法及び装置
KR100321732B1 (ko) 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프
KR20210074657A (ko) 반도체 장치의 클럭 생성 회로
KR100889323B1 (ko) 지연 고정 루프 회로용 입력 버퍼
GB2345395A (en) Delayed locked loop clock generator
KR100976406B1 (ko) 플립플롭 및 그를 포함하는 반도체 메모리 장치
KR100732766B1 (ko) 출력인에이블 신호 생성회로
KR20010045945A (ko) 반도체 메모리의 어드레스 천이 검출 회로
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR100631172B1 (ko) 클럭 사이클 시간 검출 회로
KR100991997B1 (ko) 내부클락 발생 장치
KR0184479B1 (ko) 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로
KR100738958B1 (ko) 반도체 메모리 장치의 데이터 출력 프리드라이버
KR20000065632A (ko) 반도체 장치의 내부 클럭 발생 회로
KR20050076117A (ko) 데이터 동기화 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee