CN106875966B - 数据选通信号处理系统以及处理方法 - Google Patents

数据选通信号处理系统以及处理方法 Download PDF

Info

Publication number
CN106875966B
CN106875966B CN201710013325.7A CN201710013325A CN106875966B CN 106875966 B CN106875966 B CN 106875966B CN 201710013325 A CN201710013325 A CN 201710013325A CN 106875966 B CN106875966 B CN 106875966B
Authority
CN
China
Prior art keywords
signal
data strobe
window
interval
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710013325.7A
Other languages
English (en)
Other versions
CN106875966A (zh
Inventor
陈忱
吴晖
姜凡
司强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Zhaoxin Semiconductor Co Ltd
Original Assignee
Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Zhaoxin Integrated Circuit Co Ltd filed Critical Shanghai Zhaoxin Integrated Circuit Co Ltd
Priority to CN201710013325.7A priority Critical patent/CN106875966B/zh
Priority to TW106108484A priority patent/TWI630795B/zh
Priority to US15/466,977 priority patent/US10629255B2/en
Publication of CN106875966A publication Critical patent/CN106875966A/zh
Application granted granted Critical
Publication of CN106875966B publication Critical patent/CN106875966B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

一种数据选通信号(DQS)处理系统以及处理方法。计数电路输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿。或逻辑电路接收所述计数信号以及选通窗口起始控制信号，以产生选通窗口信号。过滤电路根据该选通窗口信号通过该数据选通信号。该选通窗口起始控制信号维持有效至少至所述计数信号之一开始跳变。

Description

数据选通信号处理系统以及处理方法
技术领域
本发明涉及数据选通信号(data strobe signal，简称DQS)的处理。
背景技术
存储器在接收主机的存储器控制器发出的读取指令后，会回传数据信号(DQ)以及数据选通信号(DQS)给存储器控制器，使存储器控制器根据该数据选通信号(DQS)的上升沿或/以及下降沿将数据自数据信号(DQ)撷取出。
然而，数据选通信号(DQS)只有在有效区间内的波形振荡是用于数据信号(DQ)撷取。本技术领域一项重要课题包括正确截到该数据选通信号(DQS)在该有效区间内的波形振荡，使存储器控制器得以正确自存储器取得数据。
发明内容
本发明提供一种数据选通信号(DQS)处理系统以及处理方法。
根据本发明一种实施方式所实现的数据选通信号(DQS)处理系统包括计数电路、或逻辑电路、以及过滤电路。
该计数电路输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿。该或逻辑电路接收所述计数信号以及选通窗口起始控制信号，以产生选通窗口信号。该过滤电路根据该选通窗口信号通过该数据选通信号。该选通窗口起始控制信号维持有效至少至所述计数信号之一开始跳变。
根据本发明一种实施方式实现的数据选通信号处理方法，包括以下步骤：输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿；对所述计数信号以及选通窗口起始控制信号作或逻辑运算，以产生选通窗口信号；以及根据该选通窗口信号通过该数据选通信号。该选通窗口起始控制信号维持有效至少至所述计数信号之一开始跳变。
本发明的前述数据选通信号处理系统以及处理方法以简单门电路而非复杂逻辑电路产生通过该数据选通信号的选通窗口信号，简单门电路(尤其当设置在存储器控制器的输入输出部分)可以直接接收存储器来的数据选通信号，不会产生信号延迟，可保证产生的选通窗口信号在该数据选通信号有效区间内的最后一个下降沿处及时关断选通窗口而不反应该数据选通信号的短脉冲干扰(glitch)。
下文特举实施例，并配合所附图示，详细说明本发明内容。
附图说明
图1说明根据本发明一种实施方式所实现的数据选通信号(DQS)处理系统；
图2以方块图说明芯片100的输入输出部分的该硅片管脚DQS_pad；
图3图解该硅片管脚DQS_pad的一种实施方式；
图4图解前导区间具备1T长度的本发明实施例各信号波形；以及
图5图解前导区间具备2T长度的本发明实施例各信号波形。
具体实施方式
以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照本申请的权利要求的范围来界定。
图1说明根据本发明一种实施方式所实现的数据选通信号(DQS)处理系统。该数据选通信号(DQS)处理系统可实现在主机的存储器控制器的输入输出部分(I/O section)之中，其中前述输入输出部分例如为硅片管脚(pad)DQS_pad。具有该硅片管脚DQS_pad的芯片100也可视为所述数据选通信号(DQS)处理系统。芯片100可能是芯片组(chipset)芯片；也可能是片上系统(System On Chip,SOC)主机芯片，该SOC主机芯片可能集成了处理器单元及芯片组等。芯片100包括存储器控制器102，用于控制存储器104。在一实施例中，该存储器104为动态随机存取存储器(DRAM)，该存储器控制器102为DRAM控制器。
如图所示，存储器控制器102下达读取指令CMD给存储器104后，存储器104会回传数据信号(DQ)以及数据选通信号(DQS)，分别透过该芯片100的硅片管脚DQ_pad以及DQS_pad由该存储器控制器102接收。本发明在硅片管脚DQS中特别设计电路，使数据选通信号(DQS)经处理后方输入该存储器控制器102。该存储器控制器102因而得以正确地根据数据选通信号(DQS)的有效区间内的信号上升沿或/以及下降沿将数据自数据信号(DQ)撷取出。
图2以方块图说明芯片100的输入输出部分的该硅片管脚DQS_pad。硅片管脚DQS_pad包括计数电路202、或逻辑电路204、以及过滤电路206。
该计数电路102输出多个计数信号CNT0、CNT1，计数自该存储器104传递而来的数据选通信号DQS于有效区间内的下降沿。选通窗口起始控制信号TNI_S可用于指示该计数电路102的计算确实是在数据选通信号DQS的该有效区间。该选通窗口起始控制信号TNI_S维持有效(例如高电平)至少至所述计数信号CNT0、CNT1其中之一开始跳变。该或逻辑电路204接收所述计数信号CNT0、CNT1以及该选通窗口起始控制信号TNI_S，以产生选通窗口信号TNI_gate。如此一来，该选通窗口信号TNI_gate相关于所述计数信号CNT0、CNT1的跳变。该选通窗口信号TNI_gate会在该数据选通信号DQS的上述有效区间内的最后一个下降沿处跳变为无效，以及时关闭通过该数据选通信号DQS的选通窗口。该过滤电路206根据该选通窗口信号TNI_gate通过该数据选通信号DQS，余留其有效区间的信号振荡成过滤后的数据选通信号ZI_P。实际传送至该存储器控制器102内部的控制逻辑部分(图未绘示)的是该数据选通信号ZI_P。
图3图解该硅片管脚DQS_pad的一种实施方式。以下对照图2方块图来讨论。
该或逻辑电路204可以图3的或门OR1以及或门OR2实现。该或门OR1具有第一输入端接收所述计数信号CNT0、CNT1中的低位信号CNT0、以及第二输入端耦接该或门OR2的输出端。该或门OR2具有第一输入端接收所述计数信号CNT0、CNT1中的高位信号CNT1、以及第二输入端耦接该选通窗口起始控制信号TNI_S。该或门OR1的输出端提供该选通窗口信号TNI_gate。
该计数电路202可以图3的两个D型触发器DFF1与DFF2、三个反相器Inv1、Inv2与Inv3、或门OR3以及异或门XOR实现。该数据选通信号DQS可经处理(图中实施例是经过与门AND2)或未经处理交由反相器Inv1耦接至该D型触发器DFF1的时钟信号输入端以及该D型触发器DFF2的时钟信号输入端。该D型触发器DFF1的输出端Q输出该低位信号CNT0。该D型触发器DFF2的输出端Q输出该高位信号CNT1。该异或门XOR接收该低位信号CNT0以及该高位信号CNT1、且产生信号输入该D型触发器DFF2的输入端D。该或门OR3的第一输入端耦接该低位信号CNT0。该反相器Inv2将该或门OR2的该输出端耦接至或门OR3的第二输入端。该反相器Inv3将该或门OR3的输出端耦接至该D型触发器DFF1的输入端D。此外，在一实施例中，如图所示，该D型触发器DFF1以及该D型触发器DFF2是根据重置信号COMPPD在该数据选通信号DQS的该有效区间之前重置。一种实施方式是使该重置信号COMPPD早于该数据选通信DQS号的该有效区间2T～3T设定为有效(例如升为高电平)。该重置信号COMPPD可由存储器控制器102内的硬件产生。
该过滤电路206可以图3的与门AND1实现。该与门AND1具有第一输入端接收该选通窗口信号TNI_gate以及第二输入端耦接该数据选通信号DQS。该与门AND1的输出即过滤后的数据选通信号ZI_P。在图示实施方式中(并不意图来限定)，该过滤电路206还包括与门AND2，该与门AND2具有第一输入端接收该数据选通信号DQS、第二输入端接收该重置信号COMPPD、以及输出端耦接该与门AND1的第二输入端。
该选通窗口起始控制信号TNI_S除了如前述必须维持有效至少至所述计数信号CNT0、CNT1其中之一开始跳变之外，还有其他设计规定。存储器104传送而来的该数据选通信号DQS在其有效区间之前会有前导(preamble)区间，前导区间中包括低位区间，且该低位区间设置在该有效区间的信号振荡之前，后续还有波形图来说明。该选通窗口起始控制信号TNI_S由该存储器控制器102内部的控制逻辑部分(图未绘示)控制设定，在一实施方式中，其可规划成由该存储器控制器102在该数据选通信号DQS的该低位区间内设定为有效(例如上升为高电平)，例如经由设定选通窗口原始控制信号TNI从而设定该该选通窗口起始控制信号TNI_S。另一种实施方式中，该存储器控制器102于该低位区间之前(例如高位区间)将该选通窗口原始控制信号TNI设定为有效，而该选通窗口起始控制信号TNI_S是在该数据选通信号DQS进入该低位区间的下降沿处，根据该选通窗口原始控制信号TNI跳变为有效(例如上升为高电平)。图3还有图解该选通窗口起始控制信号TNI_S的产生电路，包括D型触发器DFF3以及多工器Mux。
该多工器Mux的第一输入端接收选通窗口原始控制信号TNI。该数据选通信号DQS反相(例如经由第一反相器Inv1反相或者经由与门AND2及第一反相器Inv1)后耦接至该D型触发器DFF3的时钟信号输入端。该D型触发器DFF3的输入端D接收信号1’b1(在其它实施方式中也可以配置为其它输入信号)。该D型触发器DFF3是根据该选通窗口原始控制信号TNI重置。该D型触发器DFF3的输出端Q提供信号TNI_H耦接该多工器的第二输入端。该多工器Mux的输出端供应该选通窗口起始控制信号TNI_S。
该数据选通信号DQS的振荡周期定义为T。当该数据选通信号DQS的前导区间具备1T长度(如，维持0.5T高电平后切换为0.5T的该低电平区间)时，存储器控制器102内的控制逻辑部分(图未绘示)经由硬件校准产生该选通窗口原始控制信号TNI，其是在该数据选通信号DQS的该前导区间内的低位区间内(如0.5T的低电平区间内)设定为有效。此状况下，该多工器Mux是输出该选通窗口原始控制信号TNI作为该选通窗口起始控制信号TNI_S。当该数据选通信号DQS的该前导区间具备2T长度(如，维持1.5T高电平后切换为0.5T的该低电平区间)时，存储器控制器102内的控制逻辑部分(图未绘示)经由硬件校准产生的该选通窗口原始控制信号TNI是在该数据选通信号DQS的该前导区间内的低位区间之前(如1.5T的高电平区间内)设定为有效。此状况下，该选通窗口原始控制信号TNI不能直接输出作该选通窗口起始控制信号TNI_S，而是必须经该D型触发器DFF3处理，如图3所示，该选通窗口原始控制信号TNI作为该D型触发器DFF3的重置信号，该D型触发器DFF3的输出信号TNI_H作为该选通窗口起始控制信号TNI_S。相较于直接以该选通窗口原始控制信号TNI作为该选通窗口起始控制信号TNI_S的实施方式，存储器控制器102可以在范围更大的区间(如1.5T的高电平区间内)设定该选通窗口原始控制信号TNI以重置D型触发器DFF3，该D型触发器DFF3由于是以该数据选通信号DQS作为时钟信号输入，因此其输出信号TNI_H可以在该数据选通信号DQS进入该低位区间的下降沿处跳变同该选通窗口原始控制信号TNI为有效。该多工器Mux输出信号TNI_H作为该选通窗口起始控制信号TNI_S。以上1T以及2T的切换，是由选择信号TNI_SEL设定。选择信号TNI_SEL可以是经存储器控制器102的缓存器而设定，视存储器104为DDR3或DDR4低频(1T前导区间)、或DDR4高频(2T前导区间)。
图4图解前导区间具备1T长度的本发明实施例各信号波形。该数据选通信号DQS的前导区间长度1T(未完全显示在图中)，其中高位区间占0.5T长度，低位区间P_L占0.5T长度。存储器控制器102内的控制逻辑部分(图未绘示)经由硬件校准产生的该选通窗口原始控制信号TNI是在该数据选通信号DQS的该低位区间P_L设定为有效(上升为高电平)。选择信号TNI_SEL处于低电平L，使多工器Mux输出该选通窗口原始控制信号TNI作为该选通窗口起始控制信号TNI_S。计数电路202开始计数该数据选通信号DQS的下降沿。计数信号(CNT0，CNT1)反应该数据选通信号DQS的四次有效下降沿，由(0，0)跳数至(0，1)、跳数至(1，0)、跳数至(1，1)、再跳数回(0，0)。该选通窗口起始控制信号TNI_S维持有效至少至所述计数信号(CNT0，CNT1)其中之一开始跳变(至少由(0，0)跳数至(0，1))。图例甚至令该选通窗口起始控制信号TNI_S维持有效至所述计数信号(CNT0，CNT1)由(0，1)跳数至(1，0)之后。或逻辑电路204对所述计数信号(CNT0，CNT1)以及该选通窗口起始控制信号TNI_S作或逻辑运算后，即输出得以正确对齐该数据选通信号DQS有效区间的选通窗口信号TNI_gate，即，选通窗口信号TNI_gate在该有效区间内该数据选通信号DQS的最后一个下降沿处及时跳变为无效。过滤电路206因而得以正确余留该数据选通信号DQS有效区间的信号振荡，形成过滤后的数据选通信号ZI_P。特别是，数据选通信号ZI_P不会反应该数据选通信号DQS的短脉冲干扰(glitch)402。
图5图解前导区间具备2T长度的本发明实施例各信号波形。该数据选通信号DQS的前导区间长度2T(未完全显示在图中)，其中高位区间占1.5T长度，低位区间P_L占0.5T长度。存储器控制器102内的控制逻辑部分(图未绘示)经由硬件校准产生的该选通窗口原始控制信号TNI是在该数据选通信号DQS的高位区间内设定为有效，即在该低位区间P_L之前设定为有效(如上升为高电平)，将经D型触发器DFF3延迟成为信号TNI_H。参考图3可知，该数据选通信号DQS经反相等处理后作为D型触发器DFF3的时钟频率信号，因此D型触发器DFF3将在该数据选通信号DQS进入该低位区间P_L的下降沿处，输出跟随信号TNI跳变为有效(如处于高电平)的信号TNI_H。选择信号TNI_SEL处于高电平H，使多工器Mux输出该信号TNI_H作为该选通窗口起始控制信号TNI_S。计数电路202开始计数该数据选通信号DQS的下降沿。计数信号(CNT0，CNT1)反应该数据选通信号DQS的四次有效下降沿，由(0，0)跳数至(0，1)、跳数至(1，0)、跳数至(1，1)、再跳数回(0，0)。该选通窗口起始控制信号TNI_S维持有效至少至所述计数信号(CNT0，CNT1)之一开始跳变(至少由(0，0)跳数至(0，1)，即CNT0开始跳变)。图例甚至令该选通窗口起始控制信号TNI_S维持有效至所述计数信号(CNT0，CNT1)由(0，0)跳数至(0，1)之后。或逻辑电路204对所述计数信号(CNT0，CNT1)以及该选通窗口起始控制信号TNI_S作或逻辑运算后，即输出得以正确对齐该数据选通信号DQS有效区间的选通窗口信号TNI_gate，即，选通窗口信号TNI_gate在该有效区间内该数据选通信号DQS的最后一个下降沿处及时跳变为无效。过滤电路206因而得以正确余留该数据选通信号DQS有效区间的信号振荡，形成过滤后的数据选通信号ZI_P。特别是，数据选通信号ZI_P不会反应该数据选通信号DQS的短脉冲干扰(glitch)502。
值得注意的是，在前导区间为2T的实施方式中，由于该数据选通信号DQS的高位区间具有1.5T的长度，存储器控制器102可在该长达1.5T的区间内设定该选通窗口原始控制信号TNI为有效，因此信号TNI_H跳变为有效以打开选通窗口的时间可以提前。如图5所示，信号TNI_H和TNI_gate的上升沿距离该数据选通信号DQS的第一个有效上升沿的距离为0.5T的时间(而相较图4，信号TNI_H和TNI_gate的上升沿距离该数据选通信号DQS的第一个有效上升沿的距离仅为0.25T左右)。如此一来，选通窗口可确实正确打开，在存储器102为信号时钟频率很高的DDR4存储器的实施方式中，此实施方式还可保证时序的正确性。
本发明还有其他实施方式是将图3电路独立于硅片管脚实施在存储器104以及存储器控制器102之间。一种实施方式是将该些电路设置在存储器104以及硅片管脚DQS_pad之间。一种实施方式是将该些电路设置在硅片管脚DQS_pad以及该存储器控制器102之间。
本发明的前述数据选通信号处理系统以及处理方法以简单门电路而非复杂逻辑电路产生通过该数据选通信号DQS的选通窗口信号TNI_gate，简单门电路(尤其当设置在存储器控制器102的输入输出部分)可以直接接收存储器104来的数据选通信号DQS，不会产生信号延迟，可保证产生的选通窗口信号TNI_gate在该数据选通信号DQS有效区间内的最后一个下降沿处及时关断选通窗口而不反应该数据选通信号DQS的短脉冲干扰(glitch)。
根据以上概念对数据选通信号(DQS)作处理的技术皆涉及本发明范围。以下对照图2说明根据本发明一种实施方式实现的数据选通信号处理方法，包括：输出多个计数信号CNT0与CNT1，计数自存储器104传递而来的数据选通信号DQS于有效区间内的下降沿；对所述计数信号CNT0与CNT1以及选通窗口起始控制信号TNI_S作至少或逻辑运算，以产生选通窗口信号TNI_gate；以及根据该选通窗口信号TNI_gate通过该数据选通信号DQS，以形成过滤后的数据选通信号ZI_P供存储器控制器102使用。该选通窗口起始控制信号TNI_S维持有效(如高电平)至少至所述计数信号CNT0与CNT1之一开始跳变。该选通窗口起始控制信号TNI_S的多种变形设计也是所述数据选通信号处理方法要保护的范围。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许界定者为准。

Claims (18)

1.一种数据选通信号处理系统，设置于存储器控制器的输入输出部分，其特征在于，包括：
计数电路，输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿；
或逻辑电路，接收所述计数信号以及选通窗口起始控制信号，以产生选通窗口信号；以及
过滤电路，根据该选通窗口信号通过该数据选通信号，
其中，该选通窗口起始控制信号维持有效至少至所述计数信号之一开始跳变；
该计数电路包括：
第一D型触发器以及第二D型触发器；
第一反相器，将该数据选通信号耦接至该第一D型触发器的时钟信号输入端以及该第二D型触发器的时钟信号输入端；
第二反相器以及第三反相器；
第三或门；以及
异或门；
其中：
该第一D型触发器的输出端输出所述计数信号中的低位信号；
该第二D型触发器的输出端输出所述计数信号中的高位信号；
该异或门接收该低位信号以及该高位信号、且产生信号输入该第二D型触发器的输入端；
该第三或门的第一输入端耦接该低位信号，且该第二反相器将第二或门的输出端耦接至该第三或门的第二输入端；且
该第三反相器将该第三或门的输出端耦接至该第一D型触发器的输入端。
2.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该或逻辑电路还包括第一或门以及第二或门；
该第一或门具有第一输入端接收所述计数信号中的低位信号、以及第二输入端耦接该第二或门的输出端；
该第二或门具有第一输入端接收所述计数信号中的高位信号、以及第二输入端耦接该选通窗口起始控制信号；且
该第一或门的输出端提供该选通窗口信号。
3.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该第一D型触发器以及该第二D型触发器是根据重置信号在该有效区间之前重置。
4.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该过滤电路包括第一与门；且该第一与门具有第一输入端接收该选通窗口信号以及第二输入端耦接该数据选通信号。
5.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该选通窗口信号根据所述计数信号在该有效区间内的最后一个下降沿处跳变为无效。
6.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该选通窗口起始控制信号是由该存储器控制器的控制逻辑部分于该数据选通信号的前导区间内的低位区间内设定为有效。
7.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该存储器控制器的控制逻辑部分于该数据选通信号的前导区间内的低位区间之前将选通窗口原始控制信号设定为有效，该选通窗口起始控制信号是在该数据选通信号进入该低位区间的下降沿处，根据该选通窗口原始控制信号跳变为有效。
8.根据权利要求1所述的数据选通信号处理系统，其特征在于，还包括第三D型触发器，其中：
该数据选通信号反相后耦接至该第三D型触发器的时钟信号输入端；
该第三D型触发器是在该数据选通信号的前导区间内的低位区间之前重置；且
该第三D型触发器的输出端提供该选通窗口起始控制信号。
9.根据权利要求1所述的数据选通信号处理系统，其特征在于，
该存储器控制器的控制逻辑部分将选通窗口原始控制信号设定为有效；
该数据选通信号的前导区间具备1T长度时，该选通窗口原始控制信号是在该前导区间内的低位区间设定为有效；
该数据选通信号的该前导区间具备2T长度时，该选通窗口原始控制信号是在该低位区间之前设定为有效；且
T为该数据选通信号的振荡周期。
10.根据权利要求9所述的数据选通信号处理系统，其特征在于，还包括多工器以及第三D型触发器，其中：
该多工器的第一输入端接收选通窗口原始控制信号；
该数据选通信号反相后耦接至该第三D型触发器的时钟信号输入端；
该第三D型触发器是根据该选通窗口原始控制信号重置；
该第三D型触发器的输出端耦接该多工器的第二输入端；
该多工器的输出端供应该选通窗口起始控制信号。
11.根据权利要求1所述的数据选通信号处理系统，其特征在于，该存储器控制器设置于芯片，该输入输出部分是该芯片的硅片管脚。
12.根据权利要求1所述的数据选通信号处理系统，其特征在于，该存储器控制器的控制逻辑部分自该过滤电路接收过滤后的该数据选通信号。
13.一种数据选通信号处理方法，其特征在于，包括：
输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿；
对所述计数信号以及选通窗口起始控制信号作至少或逻辑运算，以产生选通窗口信号；以及
根据该选通窗口信号通过该数据选通信号，
其中，该选通窗口起始控制信号维持有效至少至所述计数信号之一开始跳变；
其中，所述输出多个计数信号，计数自存储器传递而来的数据选通信号于有效区间内的下降沿通过计数电路实现，所述计数电路包括：第一D型触发器以及第二D型触发器；第一反相器，将该数据选通信号耦接至该第一D型触发器的时钟信号输入端以及该第二D型触发器的时钟信号输入端；第二反相器以及第三反相器；第三或门；以及异或门；其中，该第一D型触发器的输出端输出所述计数信号中的低位信号；该第二D型触发器的输出端输出所述计数信号中的高位信号；该异或门接收该低位信号以及该高位信号、且产生信号输入该第二D型触发器的输入端；该第三或门的第一输入端耦接该低位信号，且该第二反相器将第二或门的输出端耦接至该第三或门的第二输入端；且该第三反相器将该第三或门的输出端耦接至该第一D型触发器的输入端。
14.根据权利要求13所述的数据选通信号处理方法，其特征在于，
该选通窗口信号根据所述计数信号在该有效区间内的最后一个下降沿处跳变为无效。
15.根据权利要求13所述的数据选通信号处理方法，其特征在于，
该选通窗口起始控制信号是由存储器控制器的控制逻辑部分于该数据选通信号的前导区间内的低位区间内设定为有效。
16.根据权利要求13所述的数据选通信号处理方法，其特征在于，还包括：
以存储器控制器的控制逻辑部分于该数据选通信号的前导区间内的低位区间之前将选通窗口原始控制信号设定为有效，
其中，该选通窗口起始控制信号是在该数据选通信号进入该低位区间的下降沿处，根据该选通窗口原始控制信号跳变为有效。
17.根据权利要求13所述的数据选通信号处理方法，其特征在于，还包括：
以存储器控制器的控制逻辑部分将选通窗口原始控制信号设定为有效；
在该数据选通信号的前导区间具备1T长度时，该选通窗口原始控制信号是在该前导区间内的低位区间设定为有效；
在该数据选通信号的该前导区间具备2T长度时，该选通窗口原始控制信号是在该低位区间之前设定为有效；以及
T为该数据选通信号的振荡周期。
18.根据权利要求13所述的数据选通信号处理方法，其特征在于，还包括：
在该数据选通信号的前导区间具备1T长度时，以选通窗口原始控制信号作为该选通窗口起始控制信号；以及
在该数据选通信号的该前导区间具备2T长度时，该选通窗口起始控制信号是在该数据选通信号进入该前导区间内的低位区间的下降沿处，根据该选通窗口原始控制信号跳变为有效，
其中，T为该数据选通信号的振荡周期，
其中，该选通窗口原始控制信号由存储器控制器的控制逻辑部分控制。
CN201710013325.7A 2017-01-09 2017-01-09 数据选通信号处理系统以及处理方法 Active CN106875966B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710013325.7A CN106875966B (zh) 2017-01-09 2017-01-09 数据选通信号处理系统以及处理方法
TW106108484A TWI630795B (zh) 2017-01-09 2017-03-15 數據選通信號處理系統以及處理方法
US15/466,977 US10629255B2 (en) 2017-01-09 2017-03-23 Processing system and method for data strobe signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710013325.7A CN106875966B (zh) 2017-01-09 2017-01-09 数据选通信号处理系统以及处理方法

Publications (2)

Publication Number Publication Date
CN106875966A CN106875966A (zh) 2017-06-20
CN106875966B true CN106875966B (zh) 2020-02-07

Family

ID=59164758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710013325.7A Active CN106875966B (zh) 2017-01-09 2017-01-09 数据选通信号处理系统以及处理方法

Country Status (3)

Country Link
US (1) US10629255B2 (zh)
CN (1) CN106875966B (zh)
TW (1) TWI630795B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899057B (zh) * 2018-06-12 2020-09-18 豪威科技(上海)有限公司 读dqs信号门选通训练方法、装置以及数据传输系统
US11495281B2 (en) * 2020-03-30 2022-11-08 Micron Technology, Inc. Write interamble counter
EP4099330A4 (en) 2021-04-23 2023-06-07 Changxin Memory Technologies, Inc. MEMORY CHIP TESTING METHOD, COMPUTER DEVICE AND MEDIA
CN115240748A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 存储芯片测试方法、计算机设备及介质

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
KR100301056B1 (ko) * 1999-06-22 2001-11-01 윤종용 싱크로너스 데이터 샘플링 회로
US6629222B1 (en) * 1999-07-13 2003-09-30 Micron Technology Inc. Apparatus for synchronizing strobe and data signals received from a RAM
JP4397076B2 (ja) * 1999-08-20 2010-01-13 株式会社ルネサステクノロジ 半導体装置
US6708298B2 (en) * 2001-01-23 2004-03-16 International Business Machines Corporation Method for guaranteeing a minimum data strobe valid window and a minimum data valid window for DDR memory devices
WO2002065647A1 (en) * 2001-02-13 2002-08-22 Samsung Electronics Co., Ltd Apparatus and method for generating codes in communication system
TWI303427B (en) * 2003-04-30 2008-11-21 Hynix Semiconductor Inc Synchronous memory device having advanced data align circuit
TWI330785B (en) * 2004-08-31 2010-09-21 Via Tech Inc A method for detecting the capture range of the data strobe
US7543172B2 (en) * 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US7193909B2 (en) * 2005-05-02 2007-03-20 Mediatek Inc. Signal processing circuits and methods, and memory systems
US7177230B1 (en) * 2005-08-25 2007-02-13 Mediatek Inc. Memory controller and memory system
US7405996B2 (en) * 2006-04-21 2008-07-29 Infineon Technologies Ag System and method to synchronize signals in individual integrated circuit components
JP5013768B2 (ja) * 2006-08-03 2012-08-29 ルネサスエレクトロニクス株式会社 インターフェイス回路
JP4921888B2 (ja) * 2006-08-22 2012-04-25 ルネサスエレクトロニクス株式会社 インターフェース回路
US7457175B1 (en) * 2006-10-23 2008-11-25 3Par, Inc. Dual data rate memory strobe checker
JP5106942B2 (ja) * 2007-07-31 2012-12-26 ルネサスエレクトロニクス株式会社 メモリリード制御回路
KR20090096154A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 병렬 비트 테스트를 수행하는 테스트 시스템
JP5296451B2 (ja) * 2008-08-15 2013-09-25 ラピスセミコンダクタ株式会社 メモリ制御回路並びにこれを組み込んだ半導体集積回路
US7990781B1 (en) * 2009-06-23 2011-08-02 Juniper Networks, Inc. Write strobe generation for a memory interface controller
CN102347081B (zh) * 2010-07-30 2013-11-06 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
KR20120052567A (ko) * 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 신호 동기화 방법 및 데이터 처리방법
WO2013164699A2 (en) * 2012-05-01 2013-11-07 Marvell World Trade Ltd. Systems and methods for dqs gating
US8630131B1 (en) * 2012-07-30 2014-01-14 Altera Corporation Data strobe enable circuitry
US9166596B2 (en) * 2012-11-27 2015-10-20 Altera Corporation Memory interface circuitry with improved timing margins
US8937846B2 (en) * 2013-05-09 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Write level training using dual frequencies in a double data-rate memory device interface
KR102624808B1 (ko) * 2016-07-13 2024-01-17 삼성전자주식회사 멀티 랭크로 구성된 메모리와 인터페이싱을 수행하는 인터페이스 회로
KR20180069565A (ko) * 2016-12-15 2018-06-25 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법

Also Published As

Publication number Publication date
CN106875966A (zh) 2017-06-20
US20180197588A1 (en) 2018-07-12
TW201826713A (zh) 2018-07-16
TWI630795B (zh) 2018-07-21
US10629255B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
CN106875966B (zh) 数据选通信号处理系统以及处理方法
EP2852898B1 (en) Method and apparatus for memory access delay training
US5506809A (en) Predictive status flag generation in a first-in first-out (FIFO) memory device method and apparatus
US7826281B2 (en) Memory read control circuit
US20170270995A1 (en) Circuits and methods for dqs autogating
US7145374B2 (en) Methods and apparatus for delay circuit
US6812799B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
US10572406B2 (en) Memory controller for receiving differential data strobe signals and application processor having the memory controller
JP2563712Y2 (ja) 周波数２倍器
KR100611266B1 (ko) 메모리 버스 인터페이스에서의 전력 저감
US9368172B2 (en) Read strobe gating mechanism
EP2808800B1 (en) Multiple data rate memory with read timing information
US9196349B2 (en) Semiconductor device
KR20080026664A (ko) 리셋 기능을 갖는 반도체 메모리
KR100896182B1 (ko) 지연 동기 회로의 파워 다운 모드를 제어하는 장치 및 그제어 방법
US7920008B2 (en) Data output clock generating circuit and method of generating data output clock of semiconductor memory apparatus
US7042267B1 (en) Gated clock circuit with a substantially increased control signal delay
CN113676163B (zh) 消除毛刺的电路
KR101891165B1 (ko) 리셋 신호 생성장치
CN111063381A (zh) 基于对数据选通信号采样的相位同步方法及电路
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
KR100921828B1 (ko) 반도체 소자와 그의 구동 방법
JP4727799B2 (ja) 半導体集積回路及び外部信号の取り込み方法
US20230378956A1 (en) Delay circuit and memory
CN110687438A (zh) 用于可测试性设计的数据读取装置及数据读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee after: Shanghai Zhaoxin Semiconductor Co.,Ltd.

Address before: Room 301, 2537 Jinke Road, Zhangjiang High Tech Park, Pudong New Area, Shanghai 201203

Patentee before: VIA ALLIANCE SEMICONDUCTOR Co.,Ltd.

CP01 Change in the name or title of a patent holder