KR20120052567A

KR20120052567A - 신호 동기화 방법 및 데이터 처리방법

Info

Publication number: KR20120052567A
Application number: KR1020100113784A
Authority: KR
Inventors: 윤상식
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2010-11-16
Filing date: 2010-11-16
Publication date: 2012-05-24
Also published as: US20120120744A1; US8619479B2

Abstract

신호 동기화 방법은 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계와, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계를 포함한다.

Description

신호 동기화 방법 및 데이터 처리방법{METHOD OF SYNCHRONIZING SIGNALS AND PROCESSING DATA}

본 발명은 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 기술에 관한 것이다.

반도체 장치 및 집적회로 등은 집적도의 증가와 더불어 그 동작 속도의 향상을 위하여 지속적으로 개선되어 왔다. 이러한 반도체 장치 및 집적회로는 동작속도를 향상시키고 효율적인 내부동작을 위하여 클럭(Clock)과 같은 기준 주기펄스신호(Periodic pulse signal)에 동기되어 동작한다. 따라서 대부분의 반도체 장치 및 집적회로는 외부에서 공급되는 클럭 또는 필요에 따라 내부에서 생성되는 내부 클럭을 이용하여 동작한다.

한편, 반도체 메모리 장치에서 데이터는 데이터 스트로브 신호(DQS)에 동기되어 입력되고, 커맨드 신호는 클럭신호(CLK)에 동기되어 입력된다. 반도체 메모리 장치가 고속으로 데이터 입출력 동작을 수행할수록, 두 신호 사이의 타이밍 마진이 점점 좁아지게 된다. 특히 데이터 스트로브 신호(DQS)와 클럭신호(CLK) 사이의 타이밍 차이가 많이 발생할 경우, 데이터 입출력 동작에 문제가 발생할 수 있다.

도 1은 일반적인 반도체 메모리 장치의 내부동작을 나타낸 도면이다.

도 1을 참조하면, 'tccd' 가 4tck 일 때의 동작은 제1 케이스(CASE A)에 도시되어 있고, 'tccd' 가 5tck 일 때의 동작은 제2 케이스(CASE B)에 도시되어 있으며, 'tccd' 가 6tck 일 때의 동작은 제3 케이스(CASE C)에 도시되어 있다.

제1 케이스(CASE A)의 경우는 데이터 스트로브 신호의 프리엠블(Preamble)의 패턴을 인지하여 데이터 스트로브 신호의 프리엠블의 위치를 판별한 이후에 클럭신호(CLK)와 데이터 스트로브 신호(DQS)를 동기화 시키게 된다. 도면에는 미도시 되었지만, 데이터는 데이터 스트로브 신호(DQS)에 동기되어 입력된다. 첫 번째 및 두 번째 데이터 쓰기 커맨드(Write command, WT)에 각각 응답하여 입력되는 데이터는 내부적으로 동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다.

제2 케이스(CASE B) 및 제3 케이스(CASE C)의 경우는 첫 번째 데이터 스트로브 신호의 프리엠블(Preamble)의 패턴을 인지하여 데이터 스트로브 신호의 위치를 판별한 이후에 클럭신호(CLK)와 데이터 스트로브 신호(DQS)를 동기화 시키게 된다. 첫 번째 데이터 쓰기 커맨드(Write command, WT)에 응답하여 입력되는 데이터는 내부적으로 동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다. 다음으로, 두 번째 데이터 스트로브 신호의 프리엠블(Preamble)의 패턴을 인지하여 데이터 스트로브 신호의 프리엠블의 위치를 판별한 이후에 클럭신호(CLK)와 데이터 스트로브 신호(DQS)를 다시 동기화 시키게 된다. 두 번째 데이터 쓰기 커맨드(Write command, WT)에 응답하여 입력되는 데이터는 내부적으로 재동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다.

상술한 바와 같이 일반적인 반도체 메모리 장치는 클럭신호(CLK)와 데이터 스트로브 신호(DQS)를 동기화 시키기 위해서, 데이터 스트로브 신호의 프리엠블(Preamble)의 위치를 정확히 약속하고 프리엠블의 폭을 조절한다. 하지만 이와 같은 동작을 위해서는 반도체 메모리 장치에 프리엠블의 위치 정보를 검출하기 위한 프리엠블 검출회로가 더 구비되어야 한다.

본 발명은 데이터 쓰기 프리엠블 커맨드를 통해서 데이터 스트로브 신호와 클럭신호를 동기화 시키는 신호 동기화 방법을 제공한다.

또한, 본 발명은 동기화된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)를 이용하여 데이터를 처리하는 데이터 처리방법을 제공한다.

본 발명의 일 실시예에 따르면, 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계; 및 입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계;를 포함하는 신호 동기화 방법이 제공된다.

또한, 본 발명의 다른 실시예에 따르면, 데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법에 있어서, 데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계; 입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계; 및 상기 데이터 스트로브 신호와 동기되어 입력되는 상기 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;를 포함하는 데이터 처리방법이 제공된다.

본 발명의 일 측면에 따르면, 데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법에 있어서, 제1 데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계; 입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계; 상기 데이터 스트로브 신호와 동기되어 입력되는 제1 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계; 제1 데이터 쓰기 커맨드에 응답하여 입력되는 제2 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계; 제2 데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계; 입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 상기 클럭신호의 타이밍을 다시 동기화 시키는 단계; 및 상기 데이터 스트로브 신호와 동기되어 입력되는 제3 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;를 포함하는 데이터 처리방법이 제공된다.

도 1은 일반적인 반도체 메모리 장치의 내부동작을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 내부동작을 나타낸 도면이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 내부동작을 나타낸 도면이다.

본 발명의 일 실시예에 따른 반도체 메모리 장치는 데이터 쓰기 프리엠블 커맨드(Write preamble command, WTP)에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)이 입력된다. 따라서 프리엠블의 위치 정보를 검출하기 위한 프리엠블 검출회로가 구비될 필요가 없으며, 데이터 쓰기 프리엠블 커맨드(Write preamble command, WTP)를 통해서 프리엠블이 입력되었다는 것을 바로 인지할 수 있다. 데이터 쓰기 프리엠블 커맨드(Write preamble command, WTP)가 입력되면 데이터 스트로브 신호의 프리엠블(Preamble)이 입력된 이후에, 데이터 스트로브 신호(DQS)에 동기되어 데이터가 입력된다.

도 2를 참조하면, 'tccd' 가 4tck 일 때의 동작은 제1 케이스(CASE A)에 도시되어 있고, 'tccd' 가 5tck 일 때의 동작은 제2 케이스(CASE B)에 도시되어 있으며, 'tccd' 가 6tck 일 때의 동작은 제3 케이스(CASE C)에 도시되어 있다.

제1 케이스(CASE A)의 경우는 데이터 쓰기 프리엠블 커맨드(Write preamble command, WTP)에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)이 입력되면, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍이 동기화 된다. 도면에는 미도시 되었지만, 데이터는 데이터 스트로브 신호(DQS)에 동기되어 입력된다. 프리엠블이 입력된 이후에 데이터 스트로브 신호(DQS)와 동기되어 입력되는 데이터는, 내부적으로 동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다.

제2 케이스(CASE B) 및 제3 케이스(CASE C)의 경우는 첫 번째 데이터 프리엠블 커맨드(Write preamble command, WTP)에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)이 입력되면, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍이 동기화 된다. 또한, 프리엠블이 입력된 이후에 데이터 스트로브 신호와 동기되어 입력되는 데이터는, 내부적으로 동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다. 다음으로, 두 번째 데이터 프리엠블 커맨드(Write preamble command, WTP)에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)이 입력되면, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 클럭신호(CLK)와 데이터 스트로브 신호(DQS)의 타이밍이 다시 동기화 된다. 또한, 프리엠블이 입력된 이후에 데이터 스트로브 신호와 동기되어 입력되는 데이터는, 내부적으로 재동기된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)에 의해서 처리되어 내부 메모리 블록에 저장된다.

즉, 데이터 쓰기 프리엠블 커맨드(Write preamble command, WTP)가 입력될 때마다, 클럭신호(CLK)와 데이터 스트로브 신호(DQS)의 동기화 동작이 새롭게 갱신된 이후에 데이터 처리동작이 수행된다. 또한, 데이터 쓰기 커맨드(Write command, WT)가 입력될 때는 동기화된 클럭신호(CLK)와 데이터 스트로브 신호(DQS)의 제어에 따라 데이터 처리동작만이 수행된다.

상술한 바와 같이, 신호 동기화 방법은 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계와, 입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계 를 포함한다.

또한, 데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법은, 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계와, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계와, 데이터 스트로브 신호와 동기되어 입력되는 데이터를 데이터 스트로브 신호와 클럭신호의 제어에 따라 처리하는 단계를 포함한다.

또한, 데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법은, 제1 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계와, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계와, 데이터 스트로브 신호와 동기되어 입력되는 제1 데이터를 데이터 스트로브 신호와 클럭신호의 제어에 따라 처리하는 단계와, 제1 데이터 쓰기 커맨드에 응답하여 입력되는 제2 데이터를 데이터 스트로브 신호와 클럭신호의 제어에 따라 처리하는 단계와, 제2 데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계와, 입력된 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 데이터 스트로브 신호와 클럭신호의 타이밍을 다시 동기화 시키는 단계와, 데이터 스트로브 신호와 동기되어 입력되는 제3 데이터를 데이터 스트로브 신호와 클럭신호의 제어에 따라 처리하는 단계를 포함한다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims

데이터 쓰기 프리엠블 커맨드에 응답하여 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계; 및
입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계;
를 포함하는 신호 동기화 방법.
데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법에 있어서,
데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계;
입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계; 및
상기 데이터 스트로브 신호와 동기되어 입력되는 상기 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;
를 포함하는 데이터 처리방법.
데이터 스트로브 신호와 동기되어 입력되는 데이터를 처리하는 방법에 있어서,
제1 데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계;
입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 클럭신호의 타이밍을 동기화 시키는 단계;
상기 데이터 스트로브 신호와 동기되어 입력되는 제1 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;
제1 데이터 쓰기 커맨드에 응답하여 입력되는 제2 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;
제2 데이터 쓰기 프리엠블 커맨드에 응답하여 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 입력받는 단계;
입력된 상기 데이터 스트로브 신호의 프리엠블(Preamble)을 통해서 상기 데이터 스트로브 신호와 상기 클럭신호의 타이밍을 다시 동기화 시키는 단계; 및
상기 데이터 스트로브 신호와 동기되어 입력되는 제3 데이터를 상기 데이터 스트로브 신호와 상기 클럭신호의 제어에 따라 처리하는 단계;
를 포함하는 데이터 처리방법.