CN115240748A - 存储芯片测试方法、计算机设备及介质 - Google Patents

存储芯片测试方法、计算机设备及介质 Download PDF

Info

Publication number
CN115240748A
CN115240748A CN202110441989.XA CN202110441989A CN115240748A CN 115240748 A CN115240748 A CN 115240748A CN 202110441989 A CN202110441989 A CN 202110441989A CN 115240748 A CN115240748 A CN 115240748A
Authority
CN
China
Prior art keywords
data strobe
state
memory chip
resistance value
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110441989.XA
Other languages
English (en)
Inventor
徐景宏
李垣杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110441989.XA priority Critical patent/CN115240748A/zh
Priority to EP21876735.8A priority patent/EP4099330A4/en
Priority to PCT/CN2021/112894 priority patent/WO2022222327A1/zh
Priority to US17/669,520 priority patent/US11721411B2/en
Publication of CN115240748A publication Critical patent/CN115240748A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Abstract

本申请涉及一种存储芯片测试方法、计算机设备及介质，所述方法包括：响应存储芯片读命令，控制时钟信号在第一预设时间内维持在第一状态的同时，控制互补时钟信号在所述第一预设时间内维持在第二状态；响应维持在第一状态的时钟信号和维持在第二状态的互补时钟信号，数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在第二预设时间内维持在第二状态；当数据选通信号维持在第一状态，且互补数据选通信号维持在第二状态时，控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。本申请测试方法简单、成本低且测试效果好。

Description

存储芯片测试方法、计算机设备及介质
技术领域
本申请涉及芯片测试技术领域，具体涉及一种存储芯片测试方法、计算机设备及介质。
背景技术
芯片封装体的种类很多，一般可以根据芯片封装体的封装材料、芯片封装体与印刷电路板(Printed circuit boards，PCB)的连接方式及芯片封装体的外型，将芯片封装体划分为不同的种类。不同种类的芯片封装体的测试方法及测试流程不同。
随着半导体与集成电路技术的快速发展，市场对芯片产品的需求量越来越大，对芯片供应商的生产效率及供货质量的要求越来越高。传统的半导体芯片测试方法一般很难适用于测试存储芯片的电性能参数。
对于存储芯片封装体来说，其常用的测试终端一般包括数据终端、电源终端、数据选通终端及互补数据选通终端等。受存储芯片自身结构属性及功能参数的限制，经由存储芯片的数据选通终端或互补数据选通终端采集到的电流信号或电压信号一般为脉冲信号，不能直接用于测试存储芯片的电性能参数，导致存储芯片的数据选通终端及互补数据选通终端存在测试盲区。
发明内容
基于此，有必要针对上述背景技术中的技术问题，提供一种存储芯片测试方法、计算机设备及介质，能够经由存储芯片的数据选通终端及互补数据选通终端测量存储芯片的电阻值，以根据该电阻值测试存储芯片是否存在异常，测试方法简单、成本低且效果好。
为实现上述目的及其他目的，本申请的一方面提供一种存储芯片测试方法，包括：
响应存储芯片读命令，控制时钟信号在第一预设时间内维持在第一状态的同时，控制互补时钟信号在所述第一预设时间内维持在第二状态，所述第一状态与所述第二状态互为相反的状态；
响应维持在所述第一状态的所述时钟信号和维持在所述第二状态的所述互补时钟信号，数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；
当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与所述互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。
于上述实施例中的存储芯片测试方法中，通过控制存储芯片响应存储芯片读命令，以控制存储芯片的时钟信号在第一预设时间内维持在第一状态例如是高电平状态的同时，控制存储芯片的互补时钟信号在第一预设时间内维持在第二状态例如是低电平状态，所述第一状态与所述第二状态互为相反的状态；然后通过控制存储芯片响应存储芯片读命令，使得存储芯片响应维持在第一状态的时钟信号和维持在第二状态的互补时钟信号，数据选通信号在第二预设时间内维持在第一状态的同时，互补数据选通信号在第二预设时间内维持在第二状态，其中，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；以便于在所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态期间，控制与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。本申请通过向存储芯片发送存储芯片读命令，并控制存储芯片时钟信号在第一预设时间内维持在第一状态及互补时钟信号在所述第一预设时间内维持在第二状态，并使得数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，从而能够经由数据选通终端及互补数据选通终端采集到测试电流或测试电压，以经由与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，并经由与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值，实现根据测量获取的第一电阻值与第二电阻值判断存储芯片是否存在异常。本实施例测试方法简单、成本低且测试效果好。
在其中一个实施例中，所述控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，包括：
若所述时钟信号维持在所述第一状态，则控制所述第一驱动模块动作并向所述存储芯片的数据选通终端提供第一测试电压；
经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流；
根据所述电源电压、所述第一测试电压及所述第一测试电流计算所述第一电阻值。
在其中一个实施例中，所述经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流，包括：
经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一采样测试电流；
获取第一预设采样时间内所述第一采样测试电流的幅值的均值，并判断所述均值是否大于或等于第一预设电流阈值；
若是，则输出所述第一采样测试电流的幅值的均值；
反之，则重新获取所述第一采样测试电流。
于上述实施例中的存储芯片测试方法中，通过获取第一预设采样时间内第一采样测试电流的幅值的均值，并获取均值大于或等于第一预设电流阈值的第一采样测试电流，以避免获取的第一采样测试电流中夹杂着过多的噪声信号，影响根据电源电压、第一测试电压及第一测试电流计算所得第一电阻值的准确性。
在其中一个实施例中，所述根据所述电源电压、所述第一测试电压及所述第一测试电流计算所述第一电阻值，包括：
根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值。
在其中一个实施例中，所述根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值，包括：
根据以下公式计算所述第一电阻值Rpu；
Figure BDA0003035374350000041
其中，VDDQ为所述电源电压，VTest1为所述第一测试电压，Iout1为所述第一采样测试电流的幅值的均值。
在其中一个实施例中，所述控制与所述互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值，包括：
若所述互补时钟信号维持在所述第二状态，则控制所述第二驱动模块动作并向所述存储芯片的所述互补数据选通终端提供第二测试电压；
经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二测试电流；
根据所述第二测试电压及所述第二测试电流计算所述第二电阻值。
在其中一个实施例中，所述经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二测试电流，包括：
经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二采样测试电流；
获取第二预设采样时间内所述第二采样测试电流的幅值的均值，并判断所述均值是否大于或等于第二预设电流阈值；
若是，则输出所述第二采样测试电流的幅值的均值；
反之，则重新获取所述第二采样测试电流。
于上述实施例中的存储芯片测试方法中，通过获取第二预设采样时间内所得第二采样测试电流的幅值的均值，并获取该均值大于或等于第二预设电流阈值的第二采样测试电流，以避免获取的第二采样测试电流中夹杂着过多的噪声信号，影响根据第二测试电压及第二测试电流计算所得第二电阻值的准确性。
在其中一个实施例中，所述根据所述第二测试电压及所述第二测试电流计算所述第二电阻值，包括：
根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值。
在其中一个实施例中，所述根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值，包括：
根据以下公式计算所述第二电阻值Rpd；
Figure BDA0003035374350000061
其中，VTest2为所述第二测试电压，Iout2为所述第二采样测试电流的幅值的均值。
在其中一个实施例中，所述第二预设时间的起始点与所述第一预设时间的起始点的时间差为所述时钟信号的周期值的整数倍。
在其中一个实施例中，所述存储芯片测试方法还包括：
当所述时钟信号维持在所述第二状态，且所述互补时钟信号维持在所述第一状态时，控制与所述数据选通终端相连接的第三驱动模块工作并测量第三电阻值；并控制与所述互补数据选通终端相连接的第四驱动模块工作并测量第四电阻值。
本申请的另一方面提供一种计算机设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现任一本申请实施例中所述的存储芯片测试方法的步骤。
本申请的又一方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现任一本申请实施例中所述的存储芯片测试方法的步骤。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1显示为一种存储芯片的数据选通信号与互补数据选通信号的工作状态时序图示意图；
图2为本申请第一实施例中提供的一种存储芯片测试方法的流程示意图；
图3为本申请一实施例中提供的一种存储芯片的数据选通信号与互补数据选通信号的测试状态时序图示意图；
图4为本申请第二实施例中提供的一种存储芯片测试方法的流程示意图；
图5为本申请第三实施例中提供的一种存储芯片测试方法的流程示意图；
图6为本申请一实施例中提供的一种存储芯片测试方法的应用场景示意图；
图7为本申请第四实施例中提供的一种存储芯片测试方法的流程示意图；
图8为本申请第五实施例中提供的一种存储芯片测试方法的流程示意图；
图9为本申请第六实施例中提供的一种存储芯片测试方法的流程示意图；
图10为本申请一实施例中提供的一种计算机设备的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
在本申请的描述中，需要说明的是，除非另有明确规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，亦可以是通过中间媒介间接连接，可以是两个部件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
请参考图1，对于半导体存储芯片封装体来说，其数据选通终端及互补数据选通终端可以用于测试半导体存储芯片的电性能参数，然而，在测试过程中，经由数据选通终端获取的数据选通信号DQS及经由互补数据选通终端获取的互补数据选通信号DQSn显示为如图1所示的脉冲式方波信号，导致不能直接用于测试存储芯片的电性能参数，导致存储芯片的数据选通终端及互补数据选通终端存在测试盲区。因此，如何在测试过程中，控制存储芯片的数据选通终端输出的数据选通信号DQS及互补数据选通终端输出的互补数据选通信号DQSn维持在预设的状态，成为经由存储芯片的数据选通终端及互补数据选通终端测试存储芯片电性能参数的过程中亟待解决的技术问题之一。
请参考图2，在本申请的一个实施例中，提供了一种存储芯片测试方法，包括以下步骤：
步骤22，响应存储芯片读命令，控制时钟信号在第一预设时间内维持在第一状态的同时，控制互补时钟信号在所述第一预设时间内维持在第二状态，所述第一状态与所述第二状态互为相反的状态；
步骤24，响应维持在所述第一状态的所述时钟信号和维持在所述第二状态的所述互补时钟信号，数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；
步骤26，当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与所述互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。
具体地，请继续参考图2，控制存储芯片的时钟信号在第一预设时间内维持在第一状态例如是高电平状态的同时，控制存储芯片的互补时钟信号在第一预设时间内维持在第二状态例如是低电平状态，所述第一状态与所述第二状态互为相反的状态，其中，所述时钟信号通过所述存储芯片的时钟端口输入至所述存储芯片内部，所述互补时钟信号通过所述存储芯片的互补时钟端口输入至所述存储芯片内部；然后通过控制存储芯片响应存储芯片读命令，使得存储芯片响应维持在第一状态的时钟信号和维持在第二状态的互补时钟信号，数据选通信号在第二预设时间内维持在第一状态的同时，互补数据选通信号在第二预设时间内维持在第二状态，其中，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；以便于在所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态期间，控制与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。本申请通过向存储芯片发送存储芯片读命令，以及控制存储芯片时钟信号在第一预设时间内维持在第一状态及互补时钟信号在所述第一预设时间内维持在第二状态，使得数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，从而能够经由数据选通终端及互补数据选通终端采集到测试电流或测试电压，以经由与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，并经由与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值，实现根据测量获取的第一电阻值与第二电阻值判断存储芯片是否存在异常。本实施例测试方法简单、成本低且测试效果好。
作为示例，请参考图3，在本申请的一个实施例中，通过控制存储芯片响应存储芯片读命令Read CMD，以及控制存储芯片的时钟信号CK在第一预设时间内维持在高电平状态的同时，控制存储芯片的互补时钟信号CKn在第一预设时间内维持在低电平状态，图3中的维持1表示维持高电平状态，图3中的维持0表示维持低电平状态；使得存储芯片响应于读命令和维持在高电平状态的时钟信号CK以及维持在低电平状态的互补时钟信号CKn，数据选通信号DQS在第二预设时间内维持在高电平状态的同时，互补数据选通信号DQSn在第二预设时间内维持在低电平状态，以便于在所述数据选通信号DQS维持在高电平状态，且所述互补数据选通信号DQSn维持在低电平状态期间，控制与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。本实施例通过向存储芯片发送存储芯片读命令Read CMD，以及控制存储芯片时钟信号CK在第一预设时间内维持在高电平状态及互补时钟信号CKn在第一预设时间内维持在低电平状态，使得数据选通信号在第二预设时间内维持在高电平状态的同时，互补数据选通信号在第二预设时间内维持在低电平状态，从而能够经由数据选通终端及互补数据选通终端采集到测试电流或测试电压，以经由与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，并经由与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值，实现根据测量获取的第一电阻值与第二电阻值判断存储芯片是否存在异常。本实施例测试方法简单、成本低且测试效果好。
作为示例，请继续参考图3，在本申请的一个实施例中，第二预设时间的起始点t2与第一预设时间的起始点t1的时间差为时钟信号CK的周期值T的整数倍。在存储芯片响应于读命令之后，并控制存储芯片的时钟信号CK维持在第一状态的同时，互补时钟信号CKn维持在第二状态，此时存储芯片内部的时钟电路例如DLL电路及/或PLL电路等可以使得数据选通信号DQS维持在第一状态的同时，互补数据选通信号DQSn维持在第二状态。即，本申请通过利用存储芯片内部电路的固有属性，实现对数据选通信号DQS和互补数据选通信号DQSn的控制，使得与数据选通终端相连的第一驱动电路工作并测量第一电阻值，及与互补数据选通终端相连的第二驱动电路工作并测量第二电阻值。
进一步地，请参考图4，在本申请的一个实施例中，与图2所示实施例的区别在于，步骤26包括：
步骤261，当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，所述第一驱动模块动作，并向所述存储芯片的数据选通终端提供第一测试电压；
步骤262，经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流；
步骤263，根据所述电源电压、所述第一测试电压及所述第一测试电流计算所述第一电阻值。
具体地，请继续参考图3及图4，若时钟信号CK维持在高电平状态、互补时钟信号CKn维持在低电平状态，且数据选通信号DQS维持在高电平状态的同时，互补数据选通信号DQSn维持在低电平状态，则可以控制第一驱动模块动作并向存储芯片的数据选通终端提供第一测试电压，经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流。
作为示例，请参考图5，提供了一种存储芯片测试方法，包括以下步骤：
步骤22，响应存储芯片读命令，控制时钟信号在第一预设时间内维持在第一状态的同时，控制互补时钟信号在所述第一预设时间内维持在第二状态，所述第一状态与所述第二状态互为相反的状态；
步骤24，响应维持在所述第一状态的所述时钟信号和维持在所述第二状态的所述互补时钟信号，数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；
步骤261，当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，所述第一驱动模块动作，并向所述存储芯片的数据选通终端提供第一测试电压；
步骤2621，经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一采样测试电流；
步骤2622，获取第一预设采样时间内所述第一采样测试电流的幅值的均值，并判断所述均值是否大于或等于第一预设电流阈值；
步骤2623，若是，则输出所述第一采样测试电流的幅值的均值；
步骤2631，根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值。
具体地，请继续参考图5，通过获取第一预设采样时间内第一采样测试电流的幅值的均值，并获取均值大于或等于第一预设电流阈值的第一采样测试电流，以避免获取的第一采样测试电流中夹杂着过多的噪声信号，影响根据电源电压、第一测试电压及第一测试电流计算所得第一电阻值的准确性。
具体地，请继续参考图5，在本申请的一个实施例中，所述根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值，包括：
根据以下公式计算所述第一电阻值Rpu；
Figure BDA0003035374350000131
其中，VDDQ为所述电源电压，VTest1为所述第一测试电压，Iout1为所述第一采样测试电流的幅值的均值。
作为示例，请继续参考图5及图6，当存储芯片响应于读命令，处于读数据模式(输出驱动模式)下，输出驱动电路工作，上拉驱动电路工作且下拉驱动电路关闭时，上拉驱动电路使数据选通终端DQS输出高电平。此时上拉驱动电路导通，即第一驱动模块工作，向数据选通终端DQS提供第一测试电压VTest1，以根据公式(1)测量上拉驱动电路，即第一驱动模块的等效电阻Rpu。
作为示例，请参考图7，在本申请的一个实施例中，与图5所示实施例的区别在于，步骤24之后还包括：
步骤264，当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，控制所述第二驱动模块动作，并向所述存储芯片的所述互补数据选通终端提供第二测试电压；
步骤265，经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二测试电流；
步骤266，根据所述第二测试电压及所述第二测试电流计算所述第二电阻值.
具体地，请继续参考图7及图3，当数据选通信号DQS维持在高电平状态且互补数据选通信号DQSn维持在低电平状态时，控制第二驱动模块动作，并向存储芯片的互补数据选通终端提供第二测试电压，以根据第二测试电压及第二测试电流计算第二电阻值。
进一步地，请参考图8，在本申请的一个实施例中，与图6所示实施例的区别在于，步骤264之后还包括：
步骤2651，经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二采样测试电流；
步骤2652，获取第二预设采样时间内所述第二采样测试电流的幅值的均值，并判断所述均值是否大于或等于第二预设电流阈值；
步骤2653，若是，则输出所述第二采样测试电流的幅值的均值；
步骤2661，根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值。
具体地，请继续参考图8，通过获取第二预设采样时间内所得第二采样测试电流的幅值的均值，并获取该均值大于或等于第二预设电流阈值的第二采样测试电流，以避免获取的第二采样测试电流中夹杂着过多的噪声信号，影响根据第二测试电压及第二测试电流计算所得第二电阻值的准确性。
作为示例，请继续参考图8，在本申请的一个实施例中，所述根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值，包括：
根据以下公式计算所述第二电阻值Rpd；
Figure BDA0003035374350000151
其中，VTest2为所述第二测试电压，Iout2为所述第二采样测试电流的幅值的均值。
作为示例，请继续参考图8及图6，当存储芯片响应于读命令，处于读数据模式(输出驱动模式)下，输出驱动电路工作，下拉驱动电路工作，上拉驱动电路关闭时，下拉驱动电路使互补数据选通终端DQSn输出低电平。此时下拉驱动电路导通，即第二驱动模块工作，向互补数据选通终端DQSn提供第二测试电压VTest2，以根据公式(2)测量下拉驱动电路，即第二驱动电路的等效电阻Rpd。
进一步地，请参考图9，在本申请的一个实施例中，所述存储芯片测试方法还包括：
步骤267，当所述时钟信号维持在所述第二状态，且所述互补时钟信号维持在所述第一状态时，控制与所述数据选通终端相连接的第三驱动模块工作并测量第三电阻值；并控制与所述互补数据选通终端相连接的第四驱动模块工作并测量第四电阻值。
作为示例，由于半导体存储芯片封装体中的数据选通终端与互补数据选通终端一般是成对出现，可以在数据选通信号维持在第一状态，且所述互补数据选通信号维持在所述第二状态期间，控制与数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。在所述数据选通信号维持在所述第二状态，且所述互补数据选通信号维持在所述第一状态期间，控制与所述数据选通终端相连接的第三驱动模块工作并测量第三电阻值；并控制与所述互补数据选通终端相连接的第四驱动模块工作并测量第四电阻值。本实施例能够实现经由数据选通终端与互补数据选通终端对存储芯片的全面测试。由于可以将两次测试过程中获取的第一电阻值与第四电阻值比较，并将第二电阻值与第三电阻值比较，来辅助判断存储芯片是否存在异常，其中，第一电阻值和第四电阻值均为测量上拉驱动电路所得等效电阻值，第二电阻值和第三电阻值均为测量下拉驱动电路所得等效电阻值。
应该理解的是，虽然图2、图4-图5、图7-图9的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，虽然图2、图4-图5、图7-图9中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
进一步地，在本申请的一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该计算机程序被处理器执行时以实现一种存储芯片测试方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图10中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在本申请的一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现任一本申请实施例中所述的存储芯片测试方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种存储芯片测试方法，其特征在于，包括：
响应存储芯片读命令，控制时钟信号在第一预设时间内维持在第一状态的同时，控制互补时钟信号在所述第一预设时间内维持在第二状态，所述第一状态与所述第二状态互为相反的状态；
响应维持在所述第一状态的所述时钟信号和维持在所述第二状态的所述互补时钟信号，数据选通信号在第二预设时间内维持在所述第一状态的同时，互补数据选通信号在所述第二预设时间内维持在所述第二状态，所述数据选通信号通过所述存储芯片的数据选通终端输出，所述互补数据选通信号通过所述存储芯片的互补数据选通终端输出；
当所述数据选通信号维持在所述第一状态，且所述互补数据选通信号维持在所述第二状态时，控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，以及控制与所述互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值。
2.根据权利要求1所述的方法，其特征在于，所述控制与所述数据选通终端相连接的第一驱动模块工作并测量第一电阻值，包括：
若所述时钟信号维持在所述第一状态，则控制所述第一驱动模块动作并向所述存储芯片的数据选通终端提供第一测试电压；
经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流；
根据所述电源电压、所述第一测试电压及所述第一测试电流计算所述第一电阻值。
3.根据权利要求2所述的方法，其特征在于，所述经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一测试电流，包括：
经由所述数据选通终端获取所述存储芯片在电源电压及所述第一测试电压共同驱动下的第一采样测试电流；
获取第一预设采样时间内所述第一采样测试电流的幅值的均值，并判断所述均值是否大于或等于第一预设电流阈值；
若是，则输出所述第一采样测试电流的幅值的均值；
反之，则重新获取所述第一采样测试电流。
4.根据权利要求3所述的方法，其特征在于，所述根据所述电源电压、所述第一测试电压及所述第一测试电流计算所述第一电阻值，包括：
根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值。
5.根据权利要求4所述的方法，其特征在于，所述根据所述电源电压、所述第一测试电压及所述第一采样测试电流的幅值的均值计算所述第一电阻值，包括：
根据以下公式计算所述第一电阻值Rpu；
Figure FDA0003035374340000021
其中，VDDQ为所述电源电压，VTest1为所述第一测试电压，Iout1为所述第一采样测试电流的幅值的均值。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述控制与所述互补数据选通终端相连接的第二驱动模块工作并测量第二电阻值，包括：
若所述互补时钟信号维持在所述第二状态，则控制所述第二驱动模块动作并向所述存储芯片的所述互补数据选通终端提供第二测试电压；
经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二测试电流；
根据所述第二测试电压及所述第二测试电流计算所述第二电阻值。
7.根据权利要求6所述的方法，其特征在于，所述经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二测试电流，包括：
经由所述互补数据选通终端获取所述存储芯片在所述第二测试电压驱动下的第二采样测试电流；
获取第二预设采样时间内所述第二采样测试电流的幅值的均值，并判断所述均值是否大于或等于第二预设电流阈值；
若是，则输出所述第二采样测试电流的幅值的均值；
反之，则重新获取所述第二采样测试电流。
8.根据权利要求7所述的方法，其特征在于，所述根据所述第二测试电压及所述第二测试电流计算所述第二电阻值，包括：
根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值。
9.根据权利要求8所述的方法，其特征在于，所述根据所述第二测试电压及所述第二采样测试电流的幅值的均值计算所述第二电阻值，包括：
根据以下公式计算所述第二电阻值Rpd；
Figure FDA0003035374340000031
其中，VTest2为所述第二测试电压，Iout2为所述第二采样测试电流的幅值的均值。
10.根据权利要求1-5任一项所述的方法，其特征在于，所述第二预设时间的起始点与所述第一预设时间的起始点的时间差为所述时钟信号的周期值的整数倍。
11.根据权利要求1-5任一项所述的方法，其特征在于，还包括：
当所述时钟信号维持在所述第二状态，且所述互补时钟信号维持在所述第一状态时，控制与所述数据选通终端相连接的第三驱动模块工作并测量第三电阻值；并控制与所述互补数据选通终端相连接的第四驱动模块工作并测量第四电阻值。
12.一种计算机设备，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1-11任意一项所述方法的步骤。
13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-11任一项所述的方法的步骤。
CN202110441989.XA 2021-04-23 2021-04-23 存储芯片测试方法、计算机设备及介质 Pending CN115240748A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110441989.XA CN115240748A (zh) 2021-04-23 2021-04-23 存储芯片测试方法、计算机设备及介质
EP21876735.8A EP4099330A4 (en) 2021-04-23 2021-08-17 MEMORY CHIP TESTING METHOD, COMPUTER DEVICE AND MEDIA
PCT/CN2021/112894 WO2022222327A1 (zh) 2021-04-23 2021-08-17 存储芯片测试方法、计算机设备及介质
US17/669,520 US11721411B2 (en) 2021-04-23 2022-02-11 Method and device for testing memory chip by calculating resistance values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110441989.XA CN115240748A (zh) 2021-04-23 2021-04-23 存储芯片测试方法、计算机设备及介质

Publications (1)

Publication Number Publication Date
CN115240748A true CN115240748A (zh) 2022-10-25

Family

ID=82492467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110441989.XA Pending CN115240748A (zh) 2021-04-23 2021-04-23 存储芯片测试方法、计算机设备及介质

Country Status (2)

Country Link
CN (1) CN115240748A (zh)
WO (1) WO2022222327A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116578453B (zh) * 2023-04-25 2024-01-16 深圳市晶存科技有限公司 降低存储芯片不良率的方法、装置、电子设备及存储介质

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4075140B2 (ja) * 1998-06-25 2008-04-16 富士通株式会社 電子装置及び半導体記憶装置
KR100557636B1 (ko) * 2003-12-23 2006-03-10 주식회사 하이닉스반도체 클럭신호를 이용한 데이터 스트로브 회로
CN106875966B (zh) * 2017-01-09 2020-02-07 上海兆芯集成电路有限公司 数据选通信号处理系统以及处理方法
US10803914B1 (en) * 2019-08-27 2020-10-13 Micron Technology, Inc. Selectively squelching differential strobe input signal in memory-device testing system

Also Published As

Publication number Publication date
WO2022222327A1 (zh) 2022-10-27

Similar Documents

Publication Publication Date Title
US7852099B1 (en) Frequency trimming for internal oscillator for test-time reduction
TW201709669A (zh) 用於在寬帶供應雜訊環境中之溫度偵測之環形振盪器
US6754866B1 (en) Testing of integrated circuit devices
US20090058443A1 (en) Semiconductor integrated circuit device, method of testing semiconductor integrated circuit device, and probe card used for burn-in stress and d/s tests
CN115240748A (zh) 存储芯片测试方法、计算机设备及介质
CN112345982B (zh) 电路元件焊接情况检测方法及装置
JP2008084461A (ja) テスト制御回路
US20070247958A1 (en) Column selection signal generator for semiconductor memory
CN116384306A (zh) 时序仿真验证方法、验证装置、电子设备和可读存储介质
US6876219B2 (en) Test configuration with automatic test machine and integrated circuit and method for determining the time behavior of an integrated circuit
US6889350B2 (en) Method and apparatus for testing an I/O buffer
US11721411B2 (en) Method and device for testing memory chip by calculating resistance values
CN113295986A (zh) 一种芯片、芯片工艺角的测量方法及装置
US6833723B2 (en) Semiconductor device with phase comparator comparing phases between internal signal and external signal
KR100225816B1 (ko) 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
US7634746B1 (en) Process corner estimation circuit with temperature compensation
US10256798B2 (en) Test method of delay circuit including delay line
US11698409B2 (en) Test method and system for testing connectivity of semiconductor structure
CN113970692A (zh) 芯片差异性的检测方法及系统
TW202246953A (zh) 自適應線路老化的鍵盤、鍵盤的自適應方法、內儲程式之電子計算裝置可讀取媒體及電子計算裝置程式產品
US8793545B2 (en) Apparatus and method for clock glitch detection during at-speed testing
CN113496758A (zh) 内存操作能力预测方法
CN105988038A (zh) 芯片压降的测量装置及方法
JP2009053130A (ja) 半導体装置
US7071676B2 (en) Circuit configuration and method for measuring at least one operating parameter for an integrated circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination