TW201826713A - 數據選通信號處理系統以及處理方法 - Google Patents

數據選通信號處理系統以及處理方法 Download PDF

Info

Publication number
TW201826713A
TW201826713A TW106108484A TW106108484A TW201826713A TW 201826713 A TW201826713 A TW 201826713A TW 106108484 A TW106108484 A TW 106108484A TW 106108484 A TW106108484 A TW 106108484A TW 201826713 A TW201826713 A TW 201826713A
Authority
TW
Taiwan
Prior art keywords
signal
data strobe
window
strobe signal
control signal
Prior art date
Application number
TW106108484A
Other languages
English (en)
Other versions
TWI630795B (zh
Inventor
陳忱
吳暉
姜凡
司強
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Publication of TW201826713A publication Critical patent/TW201826713A/zh
Application granted granted Critical
Publication of TWI630795B publication Critical patent/TWI630795B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Abstract

一種過濾數據選通信號(DQS)的系統與方法。一計數電路輸出複數個計數信號，計數自一存儲器傳遞而來的一數據選通信號於一有效區間內的下降緣。一或邏輯電路接收該等計數信號以及一選通窗口起始控制信號，以產生一選通窗口信號。一過濾電路根據該選通窗口信號通過該數據選通信號。該選通窗口起始控制信號維持有效至少至該等計數信號之一開始跳變。

Description

數據選通信號處理系統以及處理方法
本發明係有關於數據選通信號(data strobe signal，簡稱DQS)之處理。
存儲器在接收主機的存儲器控制器發出的讀取指令後，會回傳數據信號(DQ)以及數據選通信號(DQS)給存儲器控制器，使存儲器控制器根據該數據選通信號(DQS)的上升緣或/以及下降緣將數據自數據信號(DQ)擷取出。
然而，數據選通信號(DQS)只有在一有效區間內的波形振盪是用於數據信號(DQ)擷取。本技術領域一項重要課題包括正確截到該數據選通信號(DQS)在該有效區間內的波形振盪，使存儲器控制器得以正確自存儲器取得數據。
本案揭露一種數據選通信號(DQS)處理系統與處理方法。
根據本案一種實施方式所實現的一數據選通信號(DQS)處理系統包括一計數電路、一或邏輯電路、以及一過濾電路。
該計數電路輸出複數個計數信號，計數自一存儲器傳遞而來的一數據選通信號於一有效區間內的下降緣。該或 邏輯電路接收該等計數信號以及一選通窗口起始控制信號，以產生一選通窗口信號。該過濾電路根據該選通窗口信號通過該數據選通信號。該選通窗口起始控制信號維持有效至少至該等計數信號之一開始跳變。
根據本案一種實施方式實現的一數據選通信號處理方法，包括以下步驟：輸出複數個計數信號，計數自一存儲器傳遞而來的一數據選通信號於一有效區間內的下降緣；對該等計數信號以及一選通窗口起始控制信號作一或邏輯運算，以產生一選通窗口信號；以及根據該選通窗口信號通過該數據選通信號。該選通窗口起始控制信號維持有效至少至該等計數信號之一開始跳變。
本發明之前述數據選通信號處理系統以及處理方法以簡單門電路而非複雜邏輯電路產生通過該數據選通信號的選通窗口信號，簡單門電路(尤其當設置在存儲器控制器的輸入輸出部分)可以直接接收存儲器來的數據選通信號，不會產生信號延遲，可保證產生的選通窗口信號在該數據選通信號有效區間內的最後一個下降緣處及時關斷選通窗口而不反應該數據選通信號的短脈衝干擾(glitch)。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧晶片
102‧‧‧存儲器控制器
104‧‧‧存儲器
202‧‧‧計數電路
204‧‧‧或邏輯電路
206‧‧‧過濾電路
402、502‧‧‧短脈衝干擾
AND1、AND2‧‧‧及閘
CMD‧‧‧讀取指令
CNT0、CNT1‧‧‧計數信號之低位元、高位元信號
COMPPD‧‧‧重置信號
DFF1、DFF2與DFF3‧‧‧D型正反器
DQS‧‧‧數據選通信號
DQS_pad‧‧‧晶片腳位，接收數據信號(DQ)
DQS_pad‧‧‧晶片腳位，接收數據選通信號(DQS)
H‧‧‧高準位
Inv1、Inv2與Inv3‧‧‧反相器
L‧‧‧低準位
Mux‧‧‧多工器
OR1、OR2與OR3‧‧‧或閘
TNI‧‧‧選通窗口原始控制信號
TNI_gate‧‧‧選通窗口信號
TNI_H‧‧‧信號，相較TNI設定延遲
TNI_S‧‧‧選通窗口起始控制信號
TNI_SEL‧‧‧選擇信號
XOR‧‧‧互斥或閘
ZI_P‧‧‧過濾後之數據選通信號
第1圖說明根據本案一種實施方式所實現的一數據選通信號(DQS)處理系統； 第2圖以方塊圖說明晶片100之輸入輸出部分的該晶片腳位DQS_pad；第3圖圖解該晶片腳位DQS_pad的一種實施方式；第4圖圖解前導區間具備1T長度的本案實施例各信號波形；以及第5圖圖解前導區間具備2T長度的本案實施例各信號波形。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖說明根據本案一種實施方式所實現的一數據選通信號(DQS)處理系統。該數據選通信號(DQS)處理系統可實現在主機之存儲器控制器之輸入輸出部分(I/O section)之中，其中前述輸入輸出部分例如為一晶片腳位(pad)DQS_pad。具有該晶片腳位DQS_pad的一晶片100也可視為所述數據選通信號(DQS)處理系統。晶片100可能是一晶片組(chipset)晶片；也可能是一片上系統(System On Chip,SOC)主機晶片，該SOC主機晶片可能集成了處理器單元及晶片組等。晶片100包括一存儲器控制器102，用於控制一存儲器104。在一實施例中，該存儲器104為一動態隨機存取存儲器(DRAM)，該存儲器控制器102為一DRAM控制器。
如圖所示，存儲器控制器102下達讀取指令CMD給存儲器104後，存儲器104會回傳一數據信號(DQ)以及一數據選通信號(DQS)，分別透過該晶片100的晶片腳位DQ_pad以及 DQS_pad由該存儲器控制器102接收。本案在晶片腳位DQS中特別設計電路，使數據選通信號(DQS)經處理後方輸入該存儲器控制器102。該存儲器控制器102因而得以正確地根據數據選通信號(DQS)之有效區間內的信號上升緣或/以及下降緣將數據自數據信號(DQ)擷取出。
第2圖以方塊圖說明晶片100之輸入輸出部分的該晶片腳位DQS_pad。晶片腳位DQS_pad包括一計數電路202、一或邏輯電路204、以及一過濾電路206。
該計數電路102輸出複數個計數信號CNT0、CNT1，計數自該存儲器104傳遞而來的數據選通信號DQS於一有效區間內的下降緣。一選通窗口起始控制信號TNI_S可用於指示該計數電路102之計算確實是在數據選通信號DQS的該有效區間。該選通窗口起始控制信號TNI_S維持有效(例如高準位)至少至該等計數信號CNT0、CNT1其中之一開始跳變。該或邏輯電路204接收該等計數信號CNT0、CNT1以及該選通窗口起始控制信號TNI_S，以產生一選通窗口信號TNI_gate。如此一來，該選通窗口信號TNI_gate係相關於該等計數信號CNT0、CNT1之跳變。該選通窗口信號TNI_gate會在該數據選通信號DQS的上述有效區間內的最後一個下降緣處跳變為無效，以及時關閉通過該數據選通信號DQS的選通窗口。該過濾電路206根據該選通窗口信號TNI_gate通過該數據選通信號DQS，餘留其有效區間的信號振盪成過濾後的數據選通信號ZI_P。實際傳送至該存儲器控制器102內部的控制邏輯部分(圖未繪示)的是該數據選通信號ZI_P。
第3圖圖解該晶片腳位DQS_pad的一種實施方式。以下對照第2圖方塊圖討論之。
該或邏輯電路204可以第3圖的一或閘OR1以及一或閘OR2實現。該或閘OR1具有一第一輸入端接收該等計數信號CNT0、CNT1中的一低位元信號CNT0、以及一第二輸入端耦接該或閘OR2的一輸出端。該或閘OR2具有一第一輸入端接收該等計數信號CNT0、CNT1中的一高位元信號CNT1、以及一第二輸入端耦接該選通窗口起始控制信號TNI_S。該或閘OR1的一輸出端提供該選通窗口信號TNI_gate。
該計數電路202可以第3圖的兩個D型正反器DFF1與DFF2、三個反相器Inv1、Inv2與Inv3、一或閘OR3以及一互斥或閘XOR實現。該數據選通信號DQS可經處理(圖中實施例是經過一及閘AND2)或未經處理交由反相器Inv1耦接至該D型正反器DFF1的一時脈輸入端以及該D型正反器DFF2的一時脈輸入端。該D型正反器DFF1的一輸出端Q輸出該低位元信號CNT0。該D型正反器DFF2的一輸出端Q輸出該高位元信號CNT1。該互斥或閘XOR接收該低位元信號CNT0以及該高位元信號CNT1、且產生信號輸入該D型正反器DFF2的一輸入端D。該或閘OR3的一第一輸入端耦接該低位元信號CNT0。該反相器Inv2將該或閘OR2的該輸出端耦接至或閘OR3的一第二輸入端。該反相器Inv3將該或閘OR3的一輸出端耦接至該D型正反器DFF1的一輸入端D。此外，在一實施例中，如圖所示，該D型正反器DFF1以及該D型正反器DFF2是根據一重置信號COMPPD在該數據選通信號DQS的該有效區間之前重置。一種 實施方式是使該重置信號COMPPD早於該數據選通信DQS號的該有效區間2T~3T設定為有效(例如升為高準位)。該重置信號COMPPD可由存儲器控制器102內的硬件產生。
該過濾電路206可以第3圖的及閘AND1實現。該及閘AND1具有一第一輸入端接收該選通窗口信號TNI_gate以及一第二輸入端耦接該數據選通信號DQS。該及閘AND1的輸出即過濾後的數據選通信號ZI_P。在圖示實施方式中(並不意圖限定之)，該過濾電路206更包括及閘AND2，該及閘AND2具有一第一輸入端接收該數據選通信號DQS、一第二輸入端接收該重置信號COMPPD、以及輸出端耦接該及閘AND1的第二輸入端。
該選通窗口起始控制信號TNI_S除了如前述必須維持有效至少至該等計數信號CNT0、CNT1其中之一開始跳變之外，更有其他設計規定。存儲器104傳送而來的該數據選通信號DQS在其有效區間之前會有一前導(preamble)區間，前導區間中包括一低位區間，且該低位區間設置在該有效區間的信號振盪之前，後續更有波形圖說明之。該選通窗口起始控制信號TNI_S由該存儲器控制器102內部的控制邏輯部分(圖未繪示)控制設定，在一實施方式中，其可規劃成由該存儲器控制器102在該數據選通信號DQS的該低位區間內設定為有效(例如上升為高準位)，例如經由設定一選通窗口原始控制信號TNI從而設定該該選通窗口起始控制信號TNI_S。另一種實施方式中，該存儲器控制器102於該低位區間之前(例如一高位區間)將該選通窗口原始控制信號TNI設定為有效，而該選通窗口起 始控制信號TNI_S是在該數據選通信號DQS進入該低位區間的下降緣處，根據該選通窗口原始控制信號TNI跳變為有效(例如上升為高準位)。第3圖更有圖解該選通窗口起始控制信號TNI_S的產生電路，包括一D型正反器DFF3以及多工器Mux。
該多工器Mux的一第一輸入端接收一選通窗口原始控制信號TNI。該數據選通信號DQS反相(例如經由第一反相器Inv1反相或者經由及閘AND2及第一反相器Inv1)後耦接至該D型正反器DFF3的一時脈輸入端。該D型正反器DFF3的一輸入端D接收信號1’b1(在其它實施方式中也可以配置為其它輸入信號)。該D型正反器DFF3是根據該選通窗口原始控制信號TNI重置。該D型正反器DFF3的一輸出端Q提供信號TNI_H耦接該多工器的一第二輸入端。該多工器Mux的一輸出端供應該選通窗口起始控制信號TNI_S。
該數據選通信號DQS的振盪週期定義為T。當該數據選通信號DQS的前導區間具備1T長度(如，維持0.5T高準位後切換為0.5T的該低準位區間)時，存儲器控制器102內的控制邏輯部分(圖未繪示)經由硬件校準產生該選通窗口原始控制信號TNI，其是在該數據選通信號DQS的該前導區間內的低位區間內(如0.5T的低準位區間內)設定為有效。此狀況下，該多工器Mux是輸出該選通窗口原始控制信號TNI作為該選通窗口起始控制信號TNI_S。當該數據選通信號DQS的該前導區間具備2T長度(如，維持1.5T高準位後切換為0.5T的該低準位區間)時，存儲器控制器102內的控制邏輯部分(圖未繪示)經由硬件校準產生的該選通窗口原始控制信號TNI是在該數據選通信 號DQS的該前導區間內的低位區間之前(如1.5T的高準位區間內)設定為有效。此狀況下，該選通窗口原始控制信號TNI不能直接輸出作該選通窗口起始控制信號TNI_S，而是必須經該D型正反器DFF3處理，如第3圖所示，該選通窗口原始控制信號TNI作為該D型正反器DFF3的重置信號，該D型正反器DFF3的輸出信號TNI_H作為該選通窗口起始控制信號TNI_S。相較於直接以該選通窗口原始控制信號TNI作為該選通窗口起始控制信號TNI_S的實施方式，存儲器控制器102可以在範圍更大的區間(如1.5T的高準位區間內)設定該選通窗口原始控制信號TNI以重置D型正反器DFF3，該D型正反器DFF3由於是以該數據選通信號DQS作為時脈輸入，因此其輸出信號TNI_H可以在該數據選通信號DQS進入該低位區間的下降緣處跳變同該選通窗口原始控制信號TNI為有效。該多工器Mux輸出信號TNI_H作為該選通窗口起始控制信號TNI_S。以上1T以及2T之切換，是由選擇信號TNI_SEL設定。選擇信號TNI_SEL可以是藉存儲器控制器102的一暫存器而設定，係視存儲器104為DDR3或DDR4低頻(1T前導區間)、或DDR4高頻(2T前導區間)。
第4圖圖解前導區間具備1T長度的本案實施例各信號波形。該數據選通信號DQS的前導區間長度1T(未完全顯示在圖中)，其中高位區間佔0.5T長度，低位區間P_L佔0.5T長度。存儲器控制器102內的控制邏輯部分(圖未繪示)經由硬件校準產生的該選通窗口原始控制信號TNI是在該數據選通信號DQS的該低位區間P_L設定為有效(上升為高準位)。選擇信號TNI_SEL處於低準位L，使多工器Mux輸出該選通窗口原始控制 信號TNI作為該選通窗口起始控制信號TNI_S。計數電路202開始計數該數據選通信號DQS的下降緣。計數信號(CNT0，CNT1)反應該數據選通信號DQS的四次有效下降緣，由(0，0)跳數至(0，1)、跳數至(1，0)、跳數至(1，1)、再跳數回(0，0)。該選通窗口起始控制信號TNI_S維持有效至少至該等計數信號(CNT0，CNT1)其中之一開始跳變(至少由(0，0)跳數至(0，1))。圖例甚至令該選通窗口起始控制信號TNI_S維持有效至該等計數信號(CNT0，CNT1)由(0，1)跳數至(1，0)之後。或邏輯電路204對該等計數信號(CNT0，CNT1)以及該選通窗口起始控制信號TNI_S作或邏輯運算後，即輸出得以正確對齊該數據選通信號DQS有效區間的選通窗口信號TNI_gate，即，選通窗口信號TNI_gate在該有效區間內該數據選通信號DQS的最後一個下降緣處及時跳變為無效。過濾電路206因而得以正確餘留該數據選通信號DQS有效區間的信號振盪，形成過濾後的數據選通信號ZI_P。特別是，數據選通信號ZI_P不會反應該數據選通信號DQS的短脈衝干擾(glitch)402。
第5圖圖解前導區間具備2T長度的本案實施例各信號波形。該數據選通信號DQS的前導區間長度2T(未完全顯示在圖中)，其中高位區間佔1.5T長度，低位區間P_L佔0.5T長度。存儲器控制器102內的控制邏輯部分(圖未繪示)經由硬件校準產生的該選通窗口原始控制信號TNI是在該數據選通信號DQS的高位區間內設定為有效，即在該低位區間P_L之前設定為有效(如上升為高準位)，將經D型正反器DFF3延遲成為信號TNI_H。參考第3圖可知，該數據選通信號DQS經反相等處理 后作為D型正反器DFF3的時脈信號，因此D型正反器DFF3將在該數據選通信號DQS進入該低位區間P_L的下降緣處，輸出跟隨信號TNI跳變為有效(如處於高準位)的信號TNI_H。選擇信號TNI_SEL處於高準位H，使多工器Mux輸出該信號TNI_H作為該選通窗口起始控制信號TNI_S。計數電路202開始計數該數據選通信號DQS的下降緣。計數信號(CNT0，CNT1)反應該數據選通信號DQS的四次有效下降緣，由(0，0)跳數至(0，1)、跳數至(1，0)、跳數至(1，1)、再跳數回(0，0)。該選通窗口起始控制信號TNI_S維持有效至少至該等計數信號(CNT0，CNT1)之一開始跳變(至少由(0，0)跳數至(0，1)，即CNT0開始跳變)。圖例甚至令該選通窗口起始控制信號TNI_S維持有效至該等計數信號(CNT0，CNT1)由(0，0)跳數至(0，1)之後。或邏輯電路204對該等計數信號(CNT0，CNT1)以及該選通窗口起始控制信號TNI_S作或邏輯運算後，即輸出得以正確對齊該數據選通信號DQS有效區間的選通窗口信號TNI_gate，即，選通窗口信號TNI_gate在該有效區間內該數據選通信號DQS的最後一個下降緣處及時跳變為無效。過濾電路206因而得以正確餘留該數據選通信號DQS有效區間的信號振盪，形成過濾後的數據選通信號ZI_P。特別是，數據選通信號ZI_P不會反應該數據選通信號DQS的短脈衝干擾(glitch)502。
值得注意的是，在前導區間為2T的實施方式中，由於該數據選通信號DQS的高位區間具有1.5T的長度，存儲器控制器102可在該長達1.5T的區間內設定該選通窗口原始控制信號TNI為有效，因此信號TNI_H跳變為有效以打開選通窗口 的時間可以提前。如第5圖所示，信號TNI_H和TNI_gate的上升緣距離該數據選通信號DQS的第一個有效上升緣的距離為0.5T的時間(而相較第4圖，信號TNI_H和TNI_gate的上升緣距離該數據選通信號DQS的第一個有效上升緣的距離僅為0.25T左右)。如此一來，選通窗口可確實正確打開，在存儲器102為信號頻率很高的DDR4存儲器的實施方式中，此實施方式更可保證時序的正確性。
本案更有其他實施方式是將第3圖電路獨立於晶片腳位實施在存儲器104以及存儲器控制器102之間。一種實施方式是將該些電路設置在存儲器104以及晶片腳位DQS_pad之間。一種實施方式是將該些電路設置在晶片腳位DQS_pad以及該存儲器控制器102之間。
本案之前述數據選通信號處理系統以及處理方法以簡單門電路而非複雜邏輯電路產生通過該數據選通信號DQS的選通窗口信號TNI_gate，簡單門電路(尤其當設置在存儲器控制器102的輸入輸出部分)可以直接接收存儲器104來的數據選通信號DQS，不會產生信號延遲，可保證產生的選通窗口信號TNI_gate在該數據選通信號DQS有效區間內的最後一個下降緣處及時關斷選通窗口而不反應該數據選通信號DQS的短脈衝干擾(glitch)。
根據以上概念對數據選通信號(DQS)作處理得技術皆涉及本案範圍。以下對照第2圖說明根據本案一種實施方式實現的一數據選通信號處理方法，包括：輸出複數個計數信號CNT0與CNT1，計數自一存儲器104傳遞而來的一數據選通 信號DQS於一有效區間內的下降緣；對該等計數信號CNT0與CNT1以及一選通窗口起始控制信號TNI_S作至少一或邏輯運算，以產生一選通窗口信號TNI_gate；以及根據該選通窗口信號TNI_gate通過該數據選通信號DQS，以形成過濾後的數據選通信號ZI_P供存儲器控制器102使用。該選通窗口起始控制信號TNI_S維持有效(如高準位)至少至該等計數信號CNT0與CNT1之一開始跳變。該選通窗口起始控制信號TNI_S的多種變形設計也是所述數據選通信號處理方法欲保護的範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許界定者為準。

Claims (19)

  1. 一種數據選通信號處理系統，設置於一存儲器控制器之一輸入輸出部分，包括：一計數電路，輸出複數個計數信號，計數自一存儲器傳遞而來的一數據選通信號於一有效區間內的下降緣；一或邏輯電路，接收該等計數信號以及一選通窗口起始控制信號，以產生一選通窗口信號；以及一過濾電路，根據該選通窗口信號通過該數據選通信號，其中，該選通窗口起始控制信號維持有效至少至該等計數信號之一開始跳變。
  2. 如申請專利範圍第1項所述之數據選通信號處理系統，其中：該或邏輯電路更包括一第一或閘以及一第二或閘；該第一或閘具有一第一輸入端接收該等計數信號中的一低位元信號、以及一第二輸入端耦接該第二或閘的一輸出端；該第二或閘具有一第一輸入端接收該等計數信號中的一高位元信號、以及一第二輸入端耦接該選通窗口起始控制信號；且該第一或閘的一輸出端提供該選通窗口信號。
  3. 如申請專利範圍第2項所述之數據選通信號處理系統，其中，該計數電路更包括：一第一D型正反器以及一第二D型正反器；一第一反相器，將該數據選通信號耦接至該第一D型正反器的一時脈輸入端以及該第二D型正反器的一時脈輸入端； 一第二反相器以及一第三反相器；一第三或閘；以及一互斥或閘，其中：該第一D型正反器的一輸出端輸出該低位元信號；該第二D型正反器的一輸出端輸出該高位元信號；該互斥或閘接收該低位元信號以及該高位元信號、且產生信號輸入該第二D型正反器的一輸入端；該第三或閘的一第一輸入端耦接該低位元信號，且該第二反相器將該第二或閘的該輸出端耦接至該三或閘的一第二輸入端；且該第三反相器將該第三或閘的一輸出端耦接至該第一D型正反器的一輸入端。
  4. 如申請專利範圍第3項所述之數據選通信號處理系統，其中：該第一D型正反器以及該第二D型正反器是根據一重置信號在該有效區間之前重置。
  5. 如申請專利範圍第1項所述之數據選通信號處理系統，其中：該過濾電路包括一第一及閘；且該第一及閘具有一第一輸入端接收該選通窗口信號以及一第二輸入端耦接該數據選通信號。
  6. 如申請專利範圍第1項所述之數據選通信號處理系統，其中： 該選通窗口信號根據該等計數信號在該有效區間內的最後一個下降緣處跳變為無效。
  7. 如申請專利範圍第1項所述之數據選通信號處理系統，其中：該選通窗口起始控制信號是由該存儲器控制器之一控制邏輯部分於該數據選通信號的一前導區間內的一低位區間內設定為有效。
  8. 如申請專利範圍第1項所述之數據選通信號處理系統，其中：該存儲器控制器之一控制邏輯部分於該數據選通信號的一前導區間內的一低位區間之前將一選通窗口原始控制信號設定為有效，該選通窗口起始控制信號是在該數據選通信號進入該低位區間的下降緣處，根據該選通窗口原始控制信號跳變為有效。
  9. 如申請專利範圍第1項所述之數據選通信號處理系統，更包括一第三D型正反器，其中：該數據選通信號反相後耦接至該第三D型正反器的一時脈輸入端；該第三D型正反器是在該數據選通信號的一前導區間內的一低位區間之前重置；且該第三D型正反器的一輸出端提供該選通窗口起始控制信號。
  10. 如申請專利範圍第1項所述之數據選通信號處理系統，其中： 該存儲器控制器之一控制邏輯部分將一選通窗口原始控制信號設定為有效；該數據選通信號的一前導區間具備1T長度時，該選通窗口原始控制信號是在該前導區間內的一低位區間設定為有效；該數據選通信號的該前導區間具備2T長度時，該選通窗口原始控制信號是在該低位區間之前設定為有效；且T為該數據選通信號的振盪週期。
  11. 如申請專利範圍第10項所述之數據選通信號處理系統，更包括一多工器以及一第三D型正反器，其中：該多工器的一第一輸入端接收一選通窗口原始控制信號；該數據選通信號反相後耦接至該第三D型正反器的一時脈輸入端；該第三D型正反器是根據該選通窗口原始控制信號重置；該第三D型正反器的一輸出端耦接該多工器的一第二輸入端；該多工器的一輸出端供應該選通窗口起始控制信號。
  12. 如申請專利範圍第1項所述之數據選通信號處理系統，其中該存儲器控制器設置於一晶片，該輸入輸出部分是該晶片之一晶片腳位。
  13. 如申請專利範圍第1項所述之數據選通信號處理系統，其中該存儲器控制器之一控制邏輯部分自該過濾電路接收過濾後的該數據選通信號。
  14. 一種數據選通信號處理方法，包括： 輸出複數個計數信號，計數自一存儲器傳遞而來的一數據選通信號於一有效區間內的下降緣；對該等計數信號以及一選通窗口起始控制信號作至少一或邏輯運算，以產生一選通窗口信號；以及根據該選通窗口信號通過該數據選通信號，其中，該選通窗口起始控制信號維持有效至少至該等計數信號之一開始跳變。
  15. 如申請專利範圍第14項所述之數據選通信號處理方法，其中：該選通窗口信號根據該等計數信號在該有效區間內的最後一個下降緣處跳變為無效。
  16. 如申請專利範圍第14項所述之數據選通信號處理方法，其中：該選通窗口起始控制信號是由該存儲器控制器之一控制邏輯部分於該數據選通信號的一前導區間內的一低位區間內設定為有效。
  17. 如申請專利範圍第14項所述之數據選通信號處理方法，更包括：以該存儲器控制器之一控制邏輯部分於該數據選通信號的一前導區間內的一低位區間之前將一選通窗口原始控制信號設定為有效，其中，該選通窗口起始控制信號是在該數據選通信號進入該低位區間的下降緣處，根據該選通窗口原始控制信號跳變為有效。
  18. 如申請專利範圍第14項所述之數據選通信號處理方法，更包括：以該存儲器控制器之一控制邏輯部分將一選通窗口原始控制信號設定為有效；在該數據選通信號的一前導區間具備1T長度時，該選通窗口原始控制信號是在該前導區間內的一低位區間設定為有效；在該數據選通信號的該前導區間具備2T長度時，該選通窗口原始控制信號是在該低位區間之前設定為有效；以及T為該數據選通信號的振盪週期。
  19. 如申請專利範圍第14項所述之數據選通信號處理方法，更包括：在該數據選通信號的一前導區間具備1T長度時，以一選通窗口原始控制信號作為該選通窗口起始控制信號；以及在該數據選通信號的該前導區間具備2T長度時，該選通窗口起始控制信號是在該數據選通信號進入該前導區間內的一低位區間的下降緣處，根據該選通窗口原始控制信號跳變為有效，其中，T為該數據選通信號的振盪週期，其中，該選通窗口原始控制信號由該存儲器控制器之一控制邏輯部分控制。
TW106108484A 2017-01-09 2017-03-15 數據選通信號處理系統以及處理方法 TWI630795B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710013325.7A CN106875966B (zh) 2017-01-09 2017-01-09 数据选通信号处理系统以及处理方法
??201710013325.7 2017-01-09

Publications (2)

Publication Number Publication Date
TW201826713A true TW201826713A (zh) 2018-07-16
TWI630795B TWI630795B (zh) 2018-07-21

Family

ID=59164758

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108484A TWI630795B (zh) 2017-01-09 2017-03-15 數據選通信號處理系統以及處理方法

Country Status (3)

Country Link
US (1) US10629255B2 (zh)
CN (1) CN106875966B (zh)
TW (1) TWI630795B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108899057B (zh) * 2018-06-12 2020-09-18 豪威科技(上海)有限公司 读dqs信号门选通训练方法、装置以及数据传输系统
US11495281B2 (en) * 2020-03-30 2022-11-08 Micron Technology, Inc. Write interamble counter
CN115240748A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 存储芯片测试方法、计算机设备及介质
EP4099330A4 (en) 2021-04-23 2023-06-07 Changxin Memory Technologies, Inc. MEMORY CHIP TESTING METHOD, COMPUTER DEVICE AND MEDIA

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
KR100301056B1 (ko) * 1999-06-22 2001-11-01 윤종용 싱크로너스 데이터 샘플링 회로
US6629222B1 (en) * 1999-07-13 2003-09-30 Micron Technology Inc. Apparatus for synchronizing strobe and data signals received from a RAM
JP4397076B2 (ja) * 1999-08-20 2010-01-13 株式会社ルネサステクノロジ 半導体装置
US6708298B2 (en) * 2001-01-23 2004-03-16 International Business Machines Corporation Method for guaranteeing a minimum data strobe valid window and a minimum data valid window for DDR memory devices
BRPI0204043B1 (pt) * 2001-02-13 2017-02-14 Qualcomm Inc aparelho e método para gerar códigos em sistema de comunicação
TWI303427B (en) * 2003-04-30 2008-11-21 Hynix Semiconductor Inc Synchronous memory device having advanced data align circuit
TWI330785B (en) * 2004-08-31 2010-09-21 Via Tech Inc A method for detecting the capture range of the data strobe
US7543172B2 (en) * 2004-12-21 2009-06-02 Rambus Inc. Strobe masking in a signaling system having multiple clock domains
US7193909B2 (en) * 2005-05-02 2007-03-20 Mediatek Inc. Signal processing circuits and methods, and memory systems
US7177230B1 (en) * 2005-08-25 2007-02-13 Mediatek Inc. Memory controller and memory system
US7405996B2 (en) * 2006-04-21 2008-07-29 Infineon Technologies Ag System and method to synchronize signals in individual integrated circuit components
JP5013768B2 (ja) * 2006-08-03 2012-08-29 ルネサスエレクトロニクス株式会社 インターフェイス回路
JP4921888B2 (ja) * 2006-08-22 2012-04-25 ルネサスエレクトロニクス株式会社 インターフェース回路
US7457175B1 (en) * 2006-10-23 2008-11-25 3Par, Inc. Dual data rate memory strobe checker
JP5106942B2 (ja) * 2007-07-31 2012-12-26 ルネサスエレクトロニクス株式会社 メモリリード制御回路
KR20090096154A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 병렬 비트 테스트를 수행하는 테스트 시스템
JP5296451B2 (ja) * 2008-08-15 2013-09-25 ラピスセミコンダクタ株式会社 メモリ制御回路並びにこれを組み込んだ半導体集積回路
US7990781B1 (en) * 2009-06-23 2011-08-02 Juniper Networks, Inc. Write strobe generation for a memory interface controller
CN102347081B (zh) * 2010-07-30 2013-11-06 联芯科技有限公司 用于ddr控制器中dqs延迟的相位校准方法及装置
KR20120052567A (ko) * 2010-11-16 2012-05-24 에스케이하이닉스 주식회사 신호 동기화 방법 및 데이터 처리방법
WO2013164699A2 (en) * 2012-05-01 2013-11-07 Marvell World Trade Ltd. Systems and methods for dqs gating
US8630131B1 (en) * 2012-07-30 2014-01-14 Altera Corporation Data strobe enable circuitry
US9166596B2 (en) * 2012-11-27 2015-10-20 Altera Corporation Memory interface circuitry with improved timing margins
US8937846B2 (en) * 2013-05-09 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Write level training using dual frequencies in a double data-rate memory device interface
KR102624808B1 (ko) * 2016-07-13 2024-01-17 삼성전자주식회사 멀티 랭크로 구성된 메모리와 인터페이싱을 수행하는 인터페이스 회로
KR20180069565A (ko) * 2016-12-15 2018-06-25 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법

Also Published As

Publication number Publication date
US10629255B2 (en) 2020-04-21
TWI630795B (zh) 2018-07-21
CN106875966A (zh) 2017-06-20
US20180197588A1 (en) 2018-07-12
CN106875966B (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
TWI630795B (zh) 數據選通信號處理系統以及處理方法
US8760946B2 (en) Method and apparatus for memory access delay training
EP2808801B1 (en) Multiple data rate memory with read timing information
JPH07306827A (ja) Ｐ／ｑ整数比関係を有する周波数で動作するディジタル装置間で同期データ伝送を行うための方法および装置
US10097189B2 (en) Semiconductor device
US20060104150A1 (en) Semiconductor memory device
US20040246810A1 (en) Apparatus and method for reducing power consumption by a data synchronizer
CN109800192B (zh) 电子设备、fpga芯片及其接口电路
JP2015035241A (ja) 半導体装置
US7181638B2 (en) Method and apparatus for skewing data with respect to command on a DDR interface
US8395946B2 (en) Data access apparatus and associated method for accessing data using internally generated clocks
US7313051B2 (en) Output control signal generating circuit
KR20030034459A (ko) 확장 모드 레지스터 세트의 레지스터 회로
US20200005856A1 (en) Apparatuses and methods for switching refresh state in a memory circuit
JP2009124532A (ja) 半導体集積回路
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
KR20130142744A (ko) 리셋 신호 생성장치
KR100921828B1 (ko) 반도체 소자와 그의 구동 방법
JP2565106B2 (ja) 半導体記憶装置
US9077514B1 (en) Methods and structures for compensating and tracking process, voltage and temperature variations
CN116152040A (zh) 缓解高带宽存储器接口上的设备老化导致的占空比失真降级
KR20010045220A (ko) 라이트 레이턴시 제어 회로
JPH02141861A (ja) 外部ウエイト制御装置
JPH03187522A (ja) レートジェネレータ回路
KR20100011312A (ko) 커맨드 디코더 및 그를 이용한 반도체 메모리 장치의ｔＲＣＤ 측정 방법