SU1270882A1

SU1270882A1 - Умножитель частоты следовани импульсов

Info

Publication number: SU1270882A1
Application number: SU853913803A
Authority: SU
Inventors: Геннадий Александрович Томилов; Юрий Николаевич Башта; Владимир Иванович Зубарев; Евгений Николаевич Мочалкин
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1985-06-18
Filing date: 1985-06-18
Publication date: 1986-11-15

Abstract

Изобретение относитс к импульсной технике. Может использоватьс дл построени синтезаторов частот и генераторного оборудовани многоканальных систем передачи.Цель изобретени - повышение стабильности коэффициента умножени частоты следовани импульсов за счет устранени частотных ошибок в переходном режиме и фазовых - в установившемс режиме. Дл этого в умножитель частоты следовани импульсов дополнительно введены триггер 3, второй элемент И 5 и элемент НЕ 9. Кроме того, умножитель содержит генератор 1 импульсов , блок 2 пересчета, первый элемент И 4, реверсивный счетчик 6, преобразователь 7 код - напр жение, формирователь 8 импульсов, входную 10 и выходную 11 шины. 2 ил.

Description

00 00

1C

Cpus.t

Изобретение относитс к импульсной технике и может быть использовано дл построени синтезаторов частот и генераторного оборудовани многоканальных систем передачи.

Цель изобретени - повышение стабильности коэффициента умножени частоты следовани импульсов за счет устранени частотных ошибок в переходном резшме и фазовых - в установившемс режиме.

На фиг.1 представлена структ-урна электрическа схема умножител частоты следовани импульсов; на. фиг.2 - эпюры напр жений в разных точках умножител .

Умножитель частоты следовани импульсов содержит (фиг.1) генератор 1 импульсов, блок 2 пересчета, триггер 3, первый и второй элементы И 4 и 5, реверсивный счетчик 6, преобразователь 7 код - напр жение 5 формзарователь 8 импульсов и элемент НЕ 9. Входна шина 10 устройства соединена с входом сброса триггера 3, а его вход запуска - с выходом блока 2 пересчета, пр мой и инверсный выходы триггера 3 соответственно соединены с первыми входами элементов И 4 и 5, вторые входы которых подключены

к выходной шине 11 устройства, а 1 третьи - соответственно к выходам

формировател 8 импульсов и элемента НЕ 9, вход которого соединен с выходом формировател 8 импульсов, вход которого подключен к входной шине 10 устройства, причем выходы элементов И 4 и соединены соответственно с входами вычитани и сложени реверсивного счетчика 6, выход которого соединен с входом преобразовател 7 код - напр жение, выход которого подключен к входу генератора 1 импульсов, выход которого соединен с выходной шиной 11 уст .ройства и входом блока 2 пересчета.

Устройство работает следующим образом .

Пусть Nfg , где f,, - частота следовани импульсов на входе устройства, а N - коэффициент умножени умножител частоты. Тогда первым по вл етс импульс на шине 10 устройства (фиг.2а),который устанавливает триггер 3 в О (фиг.2е) и одновременно обеспечивает формирование импульса на выходе формировател 8 импульсов (фиг.26), по окончании которого формируетс импульс на элемента НЕ 9 (фиг.2в)

Импульсы с выхода генератора 1 импульсов (фиг.2г) поступают на вход блока 2 пересчета. Например, он выполнен в виде счетчика с коэффициентом счета N,тогда после обнулени счетчика наего выходе по витс импульс (фиг.2д), которьш устанавливает триггер 3 в 1 (фиг.2ж).

Тогда в результате логического умножени сигналов в элементе И 5 на входе сложени реверсивного счетчика 6 по в тс импульсы, сформированные генератором 1 импульсов (фиг.2з), за счет чего произойдет увеличение управл ющего напр жени на выходе преобразовател 7 код напр жение (фиг.2к), что приведет к увеличению частоты следовани импульсов , сформированной генератором 1,

Следующий импульс с выхода блока 2 пересчета по вл етс раньше, чем в предьщущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Этот процесс продолжаетс до тех пор, пока разность фаз сравниваемых частот не станет равной нулю.

Если ь тогда обнуление блока 2 пересчета происходит раньше, чем в предьщущем случае (фиг.2д), что обеспечивает по вление импульсной последовательности, сформированной генератором 1 импульсов, ча входе вычитани реверсивного счетчика 6 (фиг.2и). Это приводит к уменьшению управл ющего напр жени на выходе преобразовател 7 код напр жение (фиг.2к), за счет чего уменьшаетс частота следовани импульсов , сформированных генератором 1

Следующий импульс с выхода блока 2 пересчета по вл етс позже, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Указанные вдклы повтор ютс до тех пор, пока разность фаз сравниваемых частот не станет равной нулю.

Claims

. Формула изобретени

Умножитель частоты следовани импульсов , содержащий блок пересчета и последовательно соединенные ревер31 сивный счетчик, преобразователь коднапр жение и генератор импульсов, формирователь импульсов, первый элемент И,.выход которого соединен с входом вычитани реверсивного счетчика , вход блока пересчета .соединен с выходной шиной устройства, отли чающийс тем, что, с целью повышени стабильности коэффициента умножени частоты следовани импульсов , в него введены второй элемент И элемент НЕ и триггер, причем вход запуска триггера соединен с выходом блока пересчета, вход сброса триггера соединен с входной шиной уст-fga x ..

. .

фие. 2 24 ройства и входом формировател импульсов , пр мой и инверсньй выходы триггера соответственно соединены с первыми входами первого и второго элементов И, вторые входы которых подключены ко входу блока пересчета и выходу генератора импульсов,третьи входы первого и второго элементов И подключены соответственно к выходу формировател импульсов и выходу элемента НЕ, вход которого соединен с выходом формировател импульсов, а выход второго элемента И подключен ко входу сложени реверсивного счетчика .