SU319941A1 - А. Д. ПОДЛИННОЕ и В. В. Шкир тов - Google Patents

Description

Изобретение относитс  к радиоизмерительной и вычислительной технике и, в частности, к интегрирующим устройствам цифровых динамических след щих систем и дифференциальных анализаторов. Известные цифровые интеграторы, содержащие одноразр дный комбинационный сумматор , сдвигающий регистр и блок хранени  переноса , выполненный с применением элементов задержки, имеют низкую надежность в работе на высокой частоте, поскольку в этом случае отсутствует синхронизаци  входных сигналов. Предлагаемое устройство отличаетс  от известных тем, что блок хранени  переноса сумматора выполнен без применени  элементов задержки и состоит из статического триггера, двух вентилей и инверторов, при этом выход статического триггера подключен ко входам блоков формировани  суммы .и переноса, а его входы через вентили и инверторы подключены к генератору тактовых импульсов и блоку формировани  суммы. На чертеже приведена функциональна  схема последовательного цифрового интегратора. Устройство содержит блок 1 формировани  суммы, блок 2 формировани  переноса, сдвигающий регистр 3, генератор 4 тактовых импульсов , статический триггер 5, вентили б и 7 (элементы «И), инверторы 8 и 9 (элементы «НЕ). При поступлении импульсов с генератора тактовых импульсов 4 в одноразр дном комбинационном сумматоре, состо щем из блоков формировани  суммы 1 и переноса 2, производитс  сложение числа а с информацией Ъ VL с, содержащейс  в сдвигающемс  регистре и блоке хранени  перепоса, состо щем из статического триггера 5, вентилей 6, 7 и инверторов 8, 9. Результат сложени  с выхода блока формировани  суммы / в каждом такте записываетс  в сдвигающий регистр 3, в котором после окончани  сложени  хранитс  результат накоплени , т. е. происходит интегрирование информации, поступающей на вход а. При наличии сигнала инверсии переноса с блока формировани  переноса 2 в момент прихода очередного разрещающего уровн  с генератора тактовых импульсов 4 статический триггер 5 через инвертор 9 устанавливаетс  в единичное состо ние. Инвертор обеспечивает прив зку переключени  триггера 5 к заданному фронту тактовых импульсов. Если перенос не формируетс , то через инвертор 8 и вентиль 7 производитс  установка статического триггера 5 в исходное (нулевое) состо ние. Таким образом, операци  сложени  в сумматоре жестко прив запа к передпему фронту тактовых импульсов, а изменение состо ни  статического триггера 5 в блоке хранени  переноса жестко прив зано к заднему

фрбнту тактовых импульсой, что позвол ет поны9ить частоту тактовых импульсов до преДеД&ого ,/Ул1.редел 10щегос  быстродействием пр 1 етй:€мы цифровых элементов. При этом обеспечиваетс  высока  надежность работы ycTpefcoiBa.,

-.... Предмет изобретени 

Последовательный цифровой интегратор, содержащий генератор тактовых импульсов, выход которого соединен с первым входом регистра сдвига, выход которого соединен с первыми входами блоков формировани  суммы и нереноса, и блок хранени  переноса, содержащий статический триггер, вентили и инверторы , отличающийс  тем, что, с целью повышени  быстродействи  и надежности работы устройства, в нем выход статического триггера подключен ко входам блоков формировани  суммы и переноса, первый и второй входы статического триггера подключены к выходам вентилей, первый вход одного вентил  подключен к выходу блока формировани  переноса непосредственно, а первый вход другого вентил  - через первый инвертор, вторые входы вентилей подключены через второй инвертор к генератору тактовых импульсов , а второй вход сдвигающего регистра соединен с выходом блока формировани  суммы.