SU1213524A1 - Генератор псевдослучайной последовательности - Google Patents
Генератор псевдослучайной последовательности Download PDFInfo
- Publication number
- SU1213524A1 SU1213524A1 SU843779303A SU3779303A SU1213524A1 SU 1213524 A1 SU1213524 A1 SU 1213524A1 SU 843779303 A SU843779303 A SU 843779303A SU 3779303 A SU3779303 A SU 3779303A SU 1213524 A1 SU1213524 A1 SU 1213524A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- sensor
- modulo
- pseudo
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к импульсной технике. Целью изобретени вл етс повьшение точности формировани распределени веро тности выходных импульсов. Устройство содержит датчик 1 псевдослучайной последовательности, программируемый делитель 2, логические элементы (ЛЭ) И 3, и 4, ЛЭ ШШ 5, ЛЭ НЕ 6, сумматор по модулю два 7, шину 8 тактовых импульсов и информационную пщну 9. Кроме того, датчик 1 содержит регистр 10, сумматор по модулю два 11, ЛЭ И-НЕ 12-15, счетчик 16. 1 3. п. ф-лы. 1 ил. в Ю СО ел to 4
Description
1
Изобретение относитс к импульсной технике.
Цель изобретени - повышение точности формировани распределени веро тности выходных импульсов.
На чертеже представлена функциональна схема генератора псевдослучайной ,последовательности.
Генератор псевдослучайной последовательности содержит датчик 1 псевдослучайной последовательности, программируемый делитель 2, первый 3 и второй 4 элементы И, элемент ИЛИ 5, элемент НЕ 6, сумматор 7 по модулю два, шину 8 тактовых импульсов , информационную шину 9 Шина 8 тактовых импульсов соединена с первым входом элемента И 3, выход которого соединен с первым входом элемента ИЛИ 5, выход которого соединен с входом датчика 1 псевдослучайной последовательности. Выход элемента НЕ 6 соединен с вторым входом элемента И 3. Выход второго элемента И 4 соединен с вторым входом элемента ИЛИ 5. Первый вход сумматора 7 по модулю два соединен с информационной шиной 9, второй вход сумматора 7 по модулю два соединен с выходом элемента НЕ 6, вход которого соединен с выходом датчика 1 псевдослучайной последовательности , с первым входом программируемого делител 2 и первым входом элемента И 4, второй вход которого соединен с выходом программируемого делител 2, второй вход которого соединен с шиной 8 тактовы импульсов.
Датчик 1 псевдослучайной последовательности содержит регистр 10, сумматор 11 по модулю два, первый 12, второй 13, третий 14 и четвертый .15 элементы И-НЕ, счетчик 16. Первый выход регистра 10 соединен с первьвч входом сумматора 11 по модулю два, выход которого вл етс выходом датчика 1 псевдослучайной последовательности и подключен к объединенным входам первого элемента И-НЕ 12, выход которого соединен с первым входом второго элемента И-НЕ 13, выход которого подключен к V-входу регистра 10, а второй, вход- к выходу третьего элемента И-НЕ 14, Объединенные входы которого под- кпючены к первому выходу счетчика 16, второй выход которого соединен с С|,-входом счетчика 16, R-входы
213524
которого объединены и подключены к второму входу сумматора f1 по моду лю два и к второму выходу регистра 10, С-вход которого вл етс входом 5 датчика 1 псевдослучайной последовательности и через четвертый элемент И-НЕ 15 подключен к С -входу счетчика 16.
Генератор псевдослучайной после10 довательности работает следующим образом.
На выходе датчика 1 псевдослучайной последовательности ПСП нулевой уровень (соответствующий триггер
15 регистра датчика 1 псевдослучайной последовательности находитс в нулевом состо нии). На вход датчика 1 псевдослучайной последовательности через элементы ИЗ, ИЛИ 5 поступает
20 тактова частота с шины 8 тактовых импульсов, так как через элемент НЕ 6 открыт элемент И 3. Одновременно через элемент НЕ 6 на вход .сумматора 7 по модулю два поступает еди25 ничный уровень и информаци , посту- . пающа с информационной шины 9 на вход сумматора 7 по модулю два, инвертируетс , т.е. формируютс ошибки. Количество формируемых оши3Q бок определ етс количеством тактов, в которых на выходе датчика 1 псевдослучайной последовательности были нули. Нулевым уровнем с выхода датчика 1 ПСП закрыт элемент И 4 и установлен в нулевое состо ние программируемый делитель 2.
При поступлении с выхода датчика 1 ПСП единичного уровн на выходе элемента НЕ 6 по вл етс нулевой уровень, сумматор 7 по модулю два перестает формировать ошибки, т, е. на выходе сумматора 7 по модулю два сохран етс входна информаци , закрываетс элемент ИЗ. Единичным уровнем с выхода датчика 1 ПСП от35
40
45
50
крываетс элемент И 4 и снимаетс сигнал Блокировка (сброс) с программируемого делител 2. На вход датчика 1 ПСП начинают поступать тактовые импульсы с программируемого делител 2, частота следовани которых уменьшена в К раз.
55
В зависимости от выбранного значени К можно получить требуемую веро тность по влени импульсов на выходе устройства, котора в общем случае определ етс следующим jобразом.
3
Число элементов одного перио ;а ПСП Nrncn 2 - 1, где п - число разр дов образующего датчика 1 ПСП регистра, причем числе единиц в одном периоде ПСП будет N, 2 а число NO ( - 1). При п 7,2 1 и можно считать, что
N 5; NO(1)
Веро тность формировани импульсов на выходе генератора псевдослучайной последовательности при использовании дес тичного счетчика в качестве программируемого делител 2
Р N .
NO + N,(10 - 1)
где m - целые числа.
Например, при m 2 с учетом формул (1) и (2) имеем
Jk.
N/1 + 1)
10-2
Если на информационную шину 9 устройства подать некоторую информационную последовательность, синхронизированную по тактовой частоте, то на выходе устройства в этой последовательности сформируютс ошибки с заданной веро тностью, так как кажда единица на входе сумматора 7 по oдyлю два вызовет инверсию соответствующего импульса информационного потока, т. е, сформируетс информационный поток с заданной, регулируемой веро тностью опибок.
Датчик 1 псевдослучайной последовательности работает следующим образом.
Если регистр 10 установитс в состо ние 00 ... О, то счетчик 16 перестает обнул тьс (его емкость определ етс самой длинной серией следующих подр д нулей в периоде последовательности, формируемой регистрами 10 с сумматором 11 по модулю два и элементами И-НЕ 12 и 1 в цепи его обратной св зи) и на выходе элемента И-НЕ 14 по витс нулевой уровень, который установит на выходе элемента И-НЕ 13 единич- ньй уровень, поступающий на вход регистра 10 и обеспечивающий запись в него логической единицы, т.е. элементы И-НЕ 12 и 13 служат, в сущности, дл объединени цепи записи логической единицы в регистр 10 и цепи его оборотной св зи.
-1
1
.
)
а
3
213524
Коэффициент делени программируемого делител 2 устанавливаетс предварительно с помощью тумблеров. Запись коэффициента делени в
5 программируемый делитель 2 производитс в момент по влени положительного перепада сигнала на выходе датчика 1 ПСП, а также при наличии следукицих подр д нескольких единиц ;о после каждого обнулени счетчика программируемого делител 2 (так как положительный перепад будет лишь у первой единицы датчика 1 ПСП). После продвижени на очередf5 ной деленньй такт датчика 1 ПСП, когда в очередном такте на выходе . датчика 1 ПСП сохран етс также единичньй сигнал, сигналом обнулегт ни счетчика программируемого де20 лител 2 вновь записываетс на
вход его параллельной записи набранное двоичное число.
Датчик 1 ПСП построен по схеме, обеспечивающей обнаружение и устра25 нение запрещенной комбинации (Все нули) в регистре сдвига датчика.
Claims (2)
- Формула изобрете ни3Q i 1. Генератор псевдослучайнойпоследовательности, содержащий шину тактовых импульсов, соединенную с первым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, вьпсод которого соединен с входом датчика псевдослучайной последовательности, элемент НЕ, выход которого соединен с вторым входом первого элемента И, второй элемент И, выход которого соединен с вторым входом элемента ИЛИ, информационную шину, отличающийс тем, что, с целью повышени точности формировани распределени веро тности входных импульсов, в него введены программируемый делитель и сумматор по модулю два, первый вход которого соединен с информационной шиной, второйвход сумматора по модулю два соеди- 50 нен с выходом элемента НЕ, входкоторого соединен с выходом датчика. псевдослучайной последовательности, с первьм входом программируемого делител и первым входом второго 55 элемента И, второй :-;вход которого соединен с выходом программируемого делител , второй вход которого соединен с шиной, тактовых импульсов.354045
- 2. Генератор по п. 1, отличающийс тем, что датчик псевдослучайлой последовательности содержит регистр, сумматор по-модулю два,- четыре элемента И-НЕ и счетчик, причем первый выход регистра соединен с первым входом сумматора по модулю два, выход которого вл етс выходом датчика исевдо- случайной последовательности и подключен к объединенным входам первого элемента И-НЕ, выход которого соединен с первым входом второго элемента , выход которого подключен к V -входу регистра, а второй вход - к выходу третьего элемента И-НЕ, объединенные входы которого подключены к первому выходу счетчика, второй выход которого соединен с С -входом сетчика, (1-входы которого объединены и подключены к второму входу сумматора по модулю два и второму выходу регистра , С-вход которого вл етс входом датчика псевдослучайной последовательности и через четвертый элемент И-НЕ. подключен к С -входу счетчика.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843779303A SU1213524A1 (ru) | 1984-08-03 | 1984-08-03 | Генератор псевдослучайной последовательности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843779303A SU1213524A1 (ru) | 1984-08-03 | 1984-08-03 | Генератор псевдослучайной последовательности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1213524A1 true SU1213524A1 (ru) | 1986-02-23 |
Family
ID=21134204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843779303A SU1213524A1 (ru) | 1984-08-03 | 1984-08-03 | Генератор псевдослучайной последовательности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1213524A1 (ru) |
-
1984
- 1984-08-03 SU SU843779303A patent/SU1213524A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 575670, кл. С 07 С 15/00, 1976. Авторское свидетельство СССР № 788103, кл. G 06 F 1/02, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017866A (ko) | 필터회로 | |
CN108574477B (zh) | 可配置的延迟线 | |
SU1213524A1 (ru) | Генератор псевдослучайной последовательности | |
JP3466774B2 (ja) | 半導体試験装置における周期発生回路 | |
RU1826128C (ru) | Генератор псевдослучайных последовательностей | |
RU2020766C1 (ru) | Устройство поиска псевдослучайных последовательностей | |
SU1499335A1 (ru) | Накапливающий сумматор | |
SU1166090A1 (ru) | Генератор сочетаний | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU452827A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU857984A1 (ru) | Генератор псевдослучайной последовательности | |
RU2009617C1 (ru) | Устройство тактовой синхронизации | |
SU964965A1 (ru) | Устройство формировани сетки частот | |
SU1177910A1 (ru) | Устройство для формирования четверично-кодированных последовательностей | |
RU2040854C1 (ru) | Устройство для формирования временного интервала | |
SU922707A2 (ru) | Устройство дл веро тностного моделировани | |
SU1228232A1 (ru) | Многоканальный генератор последовательностей импульсов | |
SU1084901A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1138799A1 (ru) | Устройство дл генерации тестовых последовательностей | |
SU1022163A1 (ru) | Генератор псевдослучайных чисел | |
SU736097A1 (ru) | Устройство дл возведени в квадрат | |
SU962932A1 (ru) | Генератор случайных чисел | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU1734092A1 (ru) | Генератор псевдослучайной последовательности чисел | |
SU1195435A1 (ru) | Устройство задержки импульсов |