SU1608726A2 - Устройство дл приема последовательного кода - Google Patents
Устройство дл приема последовательного кода Download PDFInfo
- Publication number
- SU1608726A2 SU1608726A2 SU884604347A SU4604347A SU1608726A2 SU 1608726 A2 SU1608726 A2 SU 1608726A2 SU 884604347 A SU884604347 A SU 884604347A SU 4604347 A SU4604347 A SU 4604347A SU 1608726 A2 SU1608726 A2 SU 1608726A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- information
- output
- register
- bus
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычислительной технике и предназначено дл использовани во входных цеп х систем сбора и обработки информации. Цель - повышение помехоустойчивости. Устройство содержит регистр сдвига 4, регистр 5, счетчики 1, 16, дешифраторы 2, 17, элементы ИЛИ 3, 13, элементы И 14, 15, формирователи 10, 11, формирователь 12 импульса конца приема, шину 6 установки в нуль, шины 7, 8 информации и тактовую шину 9. Формирователь 12 формирует импульс, по которому происходит запись информации из регистра 4 сдвига в регистр 5 только в случае поступлени информации нужного формата. Формат поступающей информации определ ют счетчик 1 и дешифратор 2, разреша прохождение импульса записи на регистр 5 через элемент И. Дополнительный счетчик 16 и дополнительный дешифратор 17 осуществл ют периодическое обнуление счетчика 1 через элемент ИЛИ 13 при отсутствии информации, защища этим самым счетчик 1 от ложных срабатываний от помех. 1 ил.
Description
20
25
Изобретение относитс к вычислительной технике и предназначено дл использовани во входных цеп х систем сбора и отработки информации и -вл - етс усовершенствованием устройства по авт.св. № 1238129.
Цель изобретени - повьппение по мехоустойчивости путем периодического обнулени счетчика во врем отсутст-«Q ВИЯ входных сигналов.
На чертеже приведена структурна схема предлагаемого устройства} на фиг. 2 - структурна схема формировател импульса конца приема.
Устройство содержит счетчик 1, дешифратор 2, элемент ИЛИ .3, регистр 4 сдвига, регистр 5, ишну 6 установки в О, информационные шины 7, 8 шину 9 тактовых импульсов, формиро- ватели 10 и 11 импульсов, формирова- тель 12 импульса конца приема, эле- мент ИЛИ 13, элементы И 14 и 15, дополнительный счетчик 16, дополнительный дешифратор 17.
Формирователь 12 импульса конца приема содержит триггер 18, элемент ИЛИ 19, счетчик 20, дешифратор 21, Элемент 22 задержки и элемент И 23.
Устройство работает следуКщим образом .
В исходное состо ние все элементы пам ти обнул ютс сигналом, поступающим по шине 6. Последовательна пара- фазна информаци поступает по шине 7 единичной информации и по шине 8 нулевой инфо рмации, объедин етс на элементе ИЛИ 3 дл получени синхронизирующих импульсов, по переднему фронту которых формирователем 10 формир: ютс до узкие импульсы, а по их заданным фронтам формирователем 11 - импульсы записи в регистр 4 сдвига, на информационный вход которого поступает информа- ци с шины 7 единичной информации. Од-дз новременно синхронизирующие импульсы с выхода элемента ИЛИ 3 поступают на счетчик 1 и дешифратор 2, с выхода которого выдаетс информаци о формате прин того слова на элемент И 14 и на - вход элемента И 15. Синхронизирун цие импульсы с выхода элемента ИЛИ 3 также подаютс на второй вход формирова ,16087264
сы тактовой частоты в случае- отсутстви синхронизирующих импульсов с выхода элемента ИЛИ.З, так как эти импульсы сбрасывают счетчик 20 через элемент ИЛИ 19. При следовании импульсов с выхода элемента ИЛИ 3 без потерь и требуемого количества (т.е. требуемого формата слова) счетчик 20 не досчитывает до определенного зйаче- ни и сбрасываетс следующим импульсом с выхода элемента ИЛИ 3. После окончани синхронизиругацих импульсов с.выхода элемента ИЛИ 3 счетчик J5 20 досчитывает тактовые импульсы с шины 9 до определенного значени , на которое настроен дешифратор 21, который вьщает сигнал на первый выход фсэрмировател 12 и на вход элемента 22 задержки. С выхода элемента 22 задержки выдаетс сигнал на второй выход формировател 12 и на сброс счетчика 20 через элемент ИЛИ 19 и триггера 18 этого формировател 12, кото- 1рый т аким обр аз ом уст анавлив ает с в исходное состо ние. С второго выхода формировател 12 сигнал конца приема поступает на второй вход элемента ИЛИ 13 и с его выхода - на сброс счетчика I, т.е. устройство прин ло одно слово требуемого формата и готово дп приема следующего слова.
При приеме слов меньшего формата сигнал о требуемом формате с выхода эс дешифратора 2 не поступает на первый вход второго элементами 15 и с его выхода не выдаетс сигнал записи дл регистра 5 пам ти, который не записывает неформатные слова.
При поступлении на устройство слов, формат которых больше требуемого хот бы на один разр д (или на один импульс с выхода элемента ИЛИ З), первый элемент И 14 через второй элемент ИЛИ 13 сбрасывает счетчик 1 импульсом, следуютщм за последним форматным.
При отсутствии входной информации на шинах 7 и 8, а также сигнала синхронизации с выхода элемента ИЛИ 3 дополнительный счетчик 16 делит тактовую частоту с шины 9 и через дополнительный дешифратор 17 формирует импульсы сброса счетчика 1 через второй элемент ИЛИ 13, очища периодически
30
тел 12 и запускают его триггер, котр- рый сигналом со своего выхода разрешает ,. этим самым счетчик I в паузах от не- йрохождение тактовой частоты с тактовойр нужных срабатываний от помех, подго- щины 9, подключенный к первому входу формировател 12 через элемент И 23
тавлива его к приему полезной информации . К моменту приема полезной инна счетчик 20, который считает импуль- формации счетчик 1 должен быть обнуэтим самым счетчик I в паузах от не- нужных срабатываний от помех, подго-
тавлива его к приему полезной информации . К моменту приема полезной инлен , В противном случае при срабатывании дели с вь
СИГН
4 ср
счетчика 16 через врем не меныпее, чем длительность двух тактов частоты синхронизации с выхода элемента ИЛИ 3.
от помехи счетчик 1 неверно формат принимаемой информации и
хода элемента И 15 не поступит
ал записи информации с регистра
вига в регистр 5, т.е. произойдет .Фор мул а изобр ет ени
потер информации.
1ри поступлении информации на шины 7 и 8 и, соответственно, наличии импульсов син ф01шзации на выходе элемента ИЛИ 3 и втором входе дополнительного счетчика 16 последний периодически сбрасываетс и сигнал с выхода дополнительного дешифратора 17 не пост| пает на четвертый вход элемента И ТИ 13 и не сбрасывает счетчик 1, который в данное врем считает им- цульсы синхронизации с выхода элемента ИШ 3. Дополнительный дешифратор 17 настроен на вьщеление импульсов со
Устройство дл приема последова- 0 тельного кода по авт.св. 1238129, отличающее с тем, что, с целью повышени помехоустойчивости, в него введены дополнительный дешифратор , дополнительный счетчик, выход J5 которого подключен через дополнитель- нь1й дешифратор к четвертому входу . второго элемента ИЛИ, первый и второй входы дополнительного счетчика подключены.соответственно к шине так- 20 товых импульсов и выходу первого элемента ИЛИ..
счетчика 16 через врем не меныпее, чем длительность двух тактов частоты синхронизации с выхода элемента ИЛИ 3.
Устройство дл приема последова- 0 тельного кода по авт.св. 1238129, отличающее с тем, что, с целью повышени помехоустойчивости, в него введены дополнительный дешифратор , дополнительный счетчик, выход J5 которого подключен через дополнитель- нь1й дешифратор к четвертому входу . второго элемента ИЛИ, первый и второй входы дополнительного счетчика подключены.соответственно к шине так- 20 товых импульсов и выходу первого элемента ИЛИ..
2J
18
Е
20
27
HIT
Фиг. 2
Claims (1)
- Изобретение относится к вычислительной технике и предназначено для использования во входных цепях систем сбора и отработки информации и является усовершенствованием устройства по авт,св. № 1238129.Цель изобретения - повышение помехоустойчивости путем периодического обнуления счетчика во время отсутст-^д вия входных сигналов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604347A SU1608726A2 (ru) | 1988-11-10 | 1988-11-10 | Устройство дл приема последовательного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604347A SU1608726A2 (ru) | 1988-11-10 | 1988-11-10 | Устройство дл приема последовательного кода |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1238129 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1608726A2 true SU1608726A2 (ru) | 1990-11-23 |
Family
ID=21408913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884604347A SU1608726A2 (ru) | 1988-11-10 | 1988-11-10 | Устройство дл приема последовательного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1608726A2 (ru) |
-
1988
- 1988-11-10 SU SU884604347A patent/SU1608726A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1608726A2 (ru) | Устройство дл приема последовательного кода | |
SU1197121A1 (ru) | Устройство тактовой синхронизации | |
SU1150760A1 (ru) | Устройство дл подсчета числа импульсов | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
SU1275655A1 (ru) | Устройство дл выделени и вычитани первого импульса из серии | |
SU1718372A2 (ru) | Устройство дл выделени и вычитани первого импульса из серии | |
SU1162033A1 (ru) | Сенсорная клавиатура | |
RU2070772C1 (ru) | Накопитель | |
SU974367A2 (ru) | Устройство дл ввода информации | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1089597A2 (ru) | Формирователь сигналов синхронизации дл устройства считывани информации | |
SU640284A1 (ru) | Устройство дл приема командной информации | |
SU1128247A1 (ru) | Цифровой дискриминатор | |
SU1571584A1 (ru) | Устройство переменного приоритета | |
SU1166312A1 (ru) | Устройство декодировани | |
SU1465977A1 (ru) | Устройство дл контрол импульсного сигнала в заданном временном интервале | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1387182A1 (ru) | Программируемый многоканальный таймер | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU1073893A1 (ru) | Устройство защиты от дроблений | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
SU1062683A1 (ru) | Устройство дл ввода информации | |
SU1580383A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1061128A1 (ru) | Устройство дл ввода-вывода информации | |
RU2006926C1 (ru) | Устройство для ввода аналоговой информации в цифровую вычислительную машину |