SU1485447A1

SU1485447A1 - Устройство для мажоритарного выбора асинхронных сигналов

Info

Publication number: SU1485447A1
Application number: SU874290117A
Authority: SU
Inventors: Viktor I Redchenko
Original assignee: Redchenko Viktor
Priority date: 1987-07-27
Filing date: 1987-07-27
Publication date: 1989-06-07

Description

Изобретение относится к импульсной технике и может использоваться

2

в вычислительных устройствах. Целью изобретения является повышение надежности. Устройство содержит шесть триггеров 1-6, два мажоритарных, элемента 7, 8, элемент запрета. Введение в состав устройства второго элемента запрета, элемента ИЛИ и трех инверторов, а также применение триггеров Т-типа позволяют сохранить работоспособность устройства при отказах типа постоянного логического нуля или постоянной логической единицы на одном из информационных входов,

1 ил.

1485447

Изобретение относится к импульсной технике и может быть использовано в вычислительных устройствах различного назначения при повышенных требованиях к их надежности.

Цель изобретения - повышение надежности путем обеспечения работоспособности устройства при прекращении поступления сигналов по одному из входов, причем работоспособность устройства сохраняется как при прекращении сигнала в состоянии нуля, так и в состоянии единицы.

На чертеже представлена функциональная схема устройства.

Устройство для мажоритарного выбора асинхронных сигналов содержит шесть триггеров 1-6, первый 7 и второй 8 мажоритарные элементы, элемент 9 запрета, разрешающий и запрещающий входы которого подключены соответственно к выходам ^первого 7 и второго 8 мажоритарных элементов, входы первого 7 мажоритарного элемента соединены с прямыми выходами соответсвеино первого 1, второго 2 и третьего 3 триггеров, входы второго 8 мажоритарного элемента соединены с выходами соответственно четвертого 4, пятого 5 и шестого 6 триггеров, так..товые входы которых являются соответственно первым 10, вторым 11 и третьим 12 информационными входами устройства. Устройство также содержит первый 13, второй 14 и третий 15 инверторы, второй элемент 16 запрета и элемент ИЛИ 17, выход которого является выходом устройства, а первый и второй входы соединены соответственно с выходами первого и второго элементов запрета, входы второго 8 мажоритарного элемента подклюй чены к прямым вьпсодам соответствующих триггеров, тактовые входы первого, второго и третьего триггеров подключены через соответствующие инверторы к соответствующим информационным входам устройства·, причем входы обнуления первого и четвертого, второго и пятого, третьего и шестого триггеров подключены соответственно к первому 18, второму 19 и третьему 20 установочным входам устройства, а все триггеры выполнены в виде Ттриггеров.

Устройство работает следующим образом.

Перед началом работы триггеры 1-6 должны быть установлены в исходное положение сигналами начала обмена, поступающими по входам 18—20.

При поступлении на три информационных входа 10-12 устройства одиночных информационных импульсов с любым разбросом параметров, включая разбросы во времени следования, превышающие их длительность, происходит срабатывание счетных триггеров 1-6. Счетные триггеры 1-6 срабатывают по перепаду фронтов входных импульсов (в данном случае рассматривается срабатывание от перепада уровня с верхнего уровня сигнала в нижнее).

Благодаря применению инверторов на входах счетных триггеров 1-3 и подаче на остальные счетные триггеры 4-6 сигналов без инвертирования происходит срабатывание счетных триггеров 1-3 по переднему фронту, а счетных триггеров' 4-6 по заднему фронту входных информационных импульсов . Мажоритарными элементами 7 и 8 производится мажоритирование не самих импульсов, а уровней сигналов, запоминаемых счетными триггерами 1-6. Такое построение делает возможным производить мажоритирование одиночных импульсов при любом времени их следования, включая рассинхронизацию, превышающую длительность входных импульсов. Промажоритированные сигналы счетных триггеров 1-6 преобразуются в выходной сигнал элементами ^запрета 9 и 16 и элементом ИЛИ 17.

Сигналы на входы 18-20 начала обмена в зависимости от требований к надежности работы устройства могут поступать как перед каждым импульсом на информационных входах, так и перед группой последовательно следующих импульсов на информационных входах 10-12.

Claims

Формула изобретем ния

Устройство для мажоритарного выбора асинхронных сигналов, содержащее шесть триггеров, первый и второй мажоритарный элементы, элемент запрета, разрешающий и запрещающий входы которого подключены соответственно к выходам первого и второго мажоритарных элементов, входы первого мажоритарного элемента соединены с прямыми .выходами соответственно первого, вто5 1485447

рого и третьего триггеров, входы второго мажоритарного элемента подключены соответственно к выходам четвертого, пятого и шестого триггеров, ₅тактовые входы которых являются соответственно первым, вторым и третьим информационными входами устройства, отличающееся тем, что, с целью повышения надежности путем ю

исключения отказов устройства при отказе одного из входов, в устройство введены три инвертора, второй элемент запрета и элемент ИЛИ, выход которого является выходом устройства, 15 а первый и второй входы соединены

соответственно с выходами первого и второго' элементов запрета, входы второго мажоритарного элемента подключены к прямым выходам соответствующих триггеров, тактовые входы первого, второго и третьего триггеров подключены через соответствующие инверторы к соответствующим входам устройства, причем входы обнуления первого и четвертого, второго и пятого, третьего и шестого триггеров подключены соответственно к первому, второму и третьему установочным входам устройства, а все триггеры выполнены в виде Т-триггеров.