SU1057935A1 - Распределитель импульсов - Google Patents

Распределитель импульсов Download PDF

Info

Publication number
SU1057935A1
SU1057935A1 SU823450588A SU3450588A SU1057935A1 SU 1057935 A1 SU1057935 A1 SU 1057935A1 SU 823450588 A SU823450588 A SU 823450588A SU 3450588 A SU3450588 A SU 3450588A SU 1057935 A1 SU1057935 A1 SU 1057935A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
distributor
outputs
flip
flop
Prior art date
Application number
SU823450588A
Other languages
English (en)
Inventor
Сергей Иванович Ямнов
Владимир Алексеевич Мельников
Вадим Алексеевич Буланов
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU823450588A priority Critical patent/SU1057935A1/ru
Application granted granted Critical
Publication of SU1057935A1 publication Critical patent/SU1057935A1/ru

Links

Landscapes

  • Pulse Circuits (AREA)

Abstract

РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий счетчик, дешифратор, элемент И и первый RS-триггер, 5-вход которого  вл етс  первым управл ющим входом распределител , пр мой выход первого RS-триггера соединен с перBbw входом элемента И, второй вход которого соединен с тактовым входом, выход элемента И соединен с суммирующим входом счетчика, выходы которого соединены с входами дешифратора, отличающийс  тем, что,с целью расширени  функциональных возможностей , введены второй RS-триггер, регистр, второй элемент И, элемент задержки и блок элементов И, причем перва  информационна  шина распределител  соединена с информационными входами счетчика, вычитающий вход которого соединен с выходом второго элемента И, первый вход которого соединен с пр мым выходом первого RS-триггера, второй вход второго элемента И соединен с тактовым входом распределител , второй управл ющий вход которого соединен с Sвходом второго RS-триггера, пр мой выход которого соединен с третьим входом второго элемента И, третий управл ю1;1лй вход соединен с R-входом второго RS-триггера, инверсный выi ход которого соединен с третьим вхо (Л дом первого элемента И, втора  информационна  шина распределител  соединена с входом регистра, выходы которого соединены с первыми входами блока элементов И , вторые входы которого соединены с выходами дешифратора, тактовый вход распределител  череэ элемент задержки соединен с синхронизирующим входом блока . СП элементов. И, выходы которого  вл vj ютс  выходами распределител . ОО ел

Description

Изобретение относитс  к электрон (ной коммутационной технике, в частнести к устройствам распределени  им пульсных сигналов и может быть испсхпьэовано в устройствах обработки и формации, в синхронизаторах и других дискретных устройствах. Известен распределитель импульсов содержащий счетчик, регистр, дешифра тор l . Недостатками этого устройства  вл ютс  его сложность и узкие функци ональные возможности. Известен распределитель импульсов , содержащий счетчик,дешифратор, элемент И и первый RS-триггер, S-вхо которого  вл етс  первым управл и)П5им входа распределител , пр мой выход первого КЗ-триггера соединен с первым входом элемента И, второй вход которого соединен с тактовым входом, выход элемента И соединен с суммиру ющим входом счетчика, выходы которог соединены со входами дешифратора Недостатком такого распределител   вл ютс  ограниченные функциональ ные возможности в св зи с последова телыым формированием импульсов управле1ш  по всем каналам, и отсутствием возмохсности. запрета выдачи управл к р-1Х импульсов в определенные к налы . Цель изобретени  - расширение фун циональных возможностей. I Поставленна  цель достигаетс  тем, что в распределитель импульсов, содержащий счетчик, дешифратор, элемент , И и первый RS-триггер, S-вхбд которого  вл етс  первым управл юи м входом распределител , пр мой выход первого RS-триггера соединен с первым входом элемента И, второй вход которого соединен с тактовым входом, выход элемента И соединен с суммирующим входом счетчика , выходы которого соединены с входами дешифратора , введены второй RS-триггер , . регистр, второй элемент И, элемент задерлски и блок элементов И,при чем перва  информационна  шина расп ределител  соединена с информацией- ными входами счетчика, вычитающий вход которого соединен с выходом вто рого элемента И, первый §ход которого соединен U пр мым выходом первого . RS-триггера, второй вход второго элемента И соединен с тактовым входом распределител , второй управл ющий вход которого соединен с S-входом второго RS-триггера, пр мой выход которого соединен с третьим входом второго элемента Hj третий управл ющий вход соединен с R-входом второго RS-триггера, инверсный выход которого/ соединен с третьим входом первого элемента И, втора  информационна  шина распределител  соединена с входом регистра, выходы которого соединены с первыми входами блока элементов И , вторые входы которого соединены с выходами дешифратора, тактовый вход распределител  через элемент задержки соединен с синхронизирующим входом блока элементов И,выходы которого  вл ютс  выкодами распределител . На чертеже представлена функциональна  схема распределител  импульсов управлени ./ Распределитель импульсов содер мт первый RS-триггер 1, втор RS-триггер 2, второй элемент 3 И, первый элемент 4 Н, счетчик 5 , регистр 6,дешифратор 7, блок 8 элементов И,элемент 9 задерхски. На функциональной схеме обозначены также перва  ин рмационна  шина 10, первый управл ющий вход II, второй управл ющи вход 12, третий управл ющий вход 13, тактовый вход 14, втора  информационна  Ш1на 15 и выходы 16 распределител . S-вход первого RS-триггера  вл етс  первым управл ющим входом распределител , пр мой выход первого RS-триггера соединен с первьв4 входом элемента И, второй вход которого соединен с тактовьм входом, выход элемента И соединен с суммирующим входом счетчика, Ш|1хЬды которого соединены с входами дсашфратора.Перва  информационна  шика 10 распределител  соединена с ин1{юрмациошвами входами счетчика 5, вычитакшшй вход (соторого соединен с выходом второго элемента 3 Н, первый вход которого соединен с выходом первого RS-триггера I,второй вход второго элемента ЭЙ соединен с тактоиым входом распределител , второй управл ющий вход которого соединен с входом второго RS-триггера 2, пр мой выход которого соединен с третьш входом второго элемента 3 И, третий управл юие1Й вход соединен с R-входом триггера 2, инверсный выход которого соединен с третьим
входом первого элемента А , второй информационный вход распределител  соединен с входами регистра 6, выходы которого соединены с первыми входаш блока 8 элементов И, вторые входы которого соединены с выходами дешифратора 7, тактовый вход рас.пределител  через элемент 9 задержки соединен с синхронизирующим входом блока 8 элементов И, выходы которого  вл ютс  выходами распределител .
Распределитель импульсов управле1ШЯ работает следующим образом.
В исходном СОСТОЯ1ШИ первьШ и второй RS-триггеры 1 и 2, счетчик 5 и регистр 6 наход тс  в нулевом состо нии .
По первой и{|ф(фмационной шине 10 в счетчик 5 эаписьюаетс  код определ ющий начальный канал выдачи импульсов управлени . В общем случае, т.е. когда необходимо выдать импульсы , начина  с первого и последнего ) канала, этот код будет нулевым. На второй 12 или третий 13 управл ющие входы распределител  поступает сигнал, определ ющий пор док выдачи импульсов (в пр мом или обратном направлении ) .
При поступлении сигнала на третий управл юшзий вход 13 триггер режима останетс  в нулевом состо н ш, что определ ет выдачу импульсов в пр мом направлении. В регистр 6 записываетс  код по второй информационной шине 15 распределител , определ ющий каналы, запрещенные дл  выдачи amiyльсов управлени . Если в регистр 6 будрт записан нулевой код, это определ ет полную програ- шу выдачи импульсов управлени  по всем каналам
579354
Запуск расчределител  производитс  сигналом, поступающим на первый управл ющий вход I, который устанавливает первый RS-триггер I в единич5 ное состо ние. Сигнал с пр мого выхода триггера 1 поступает на первые входы первого 4 и второго 3 элементов И, подготавлива  тем самым поступление импульсов с тактового входа распределител  14 на суммирующий или вьгчитаю 1й входы счетчика 5.
Вьтолнение пpoгpaм a t по вцдаче последовательности luuiynbcoB в пр мом или обратном направле1в1И с выхо-, дов распределител  16 определ етс  состо гесем второго RS-триггера 2. Так, если второй RS-триггер 2 останетс  в нулевом состЬ 1ши, то сигнал с инверсного выхода триггера 2 разрешит ирохозкдение импульсов с тактового входа 14 через первый элемент 4 И на суммирующий вход -счетчика 5 и программа выдачи импульсов управлвг ии  будет выдаватьс  в пр мом направле1ши . Если на второй управл юо гй вход 12 будет подан сигнал,то второй RS-триггер 2 перейдет в единичное состо ние и подготовит тем самым второй элемент 3 И к прохождению тактовых импульсов с входа 14 на вычитающий вход счетчика 5, В этом случае программа выдачи импульсов управлени  будет исполнитьс  в обратном направлении.
Технический эффект от использовани  предлагаемого распределител  и шульсав заключаетс  в расширении его функциональных возможностей за счет реализации выдачи импульсной последовательности в пр мом и обратном направлении с возможностью запрета определенных выходов распределител , определ емых значением кода.

Claims (1)

  1. РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ, содержащий счетчик, дешифратор, элемент И и первый RS-триггер, S-вход которого является первым управляющим входом распределителя, прямой выход первого RS-триггера соединен с первым входом элемента И, второй вход •которого соединен с тактовым входом, выход элемента И соединен с суммирующим входом счетчика, выходы которого соединены с входами дешифратора, отличающийся тем, что,с целью расширения функциональных возможностей, введены второй RS-триггер, регистр, второй элемент И, элемент задержки и блок элементов И, причем первая информационная шина распределителя соединена с информационными входами счетчика, вычитающий вход которого соединен с выходом второго элемента И, первый вход которого соединен с прямым выходом первого RS-триггера, второй вход 'второго элемента И соединен с тактовым входом распределителя, второй управляющий вход которого соединен с Sвходом второго RS-триггера, прямой выход которого соединен с третьим входом второго элемента И, третий управляющий вход соединен с R-входом второго RS-триггера, инверсный вы- g ход которого соединен с третьим входом первого элемента И, вторая информационная шина распределителя соединена с входом регистра, выходы которого соединены с первыми входами блока элементов И , вторые входы которого соединены с выходами дешифратора, тактовый вход распределителя через элемент задержки соединен с синхронизирующим входом блока · элементов. И, выходы которого являются выходами распределителя.
SU823450588A 1982-06-11 1982-06-11 Распределитель импульсов SU1057935A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823450588A SU1057935A1 (ru) 1982-06-11 1982-06-11 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823450588A SU1057935A1 (ru) 1982-06-11 1982-06-11 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU1057935A1 true SU1057935A1 (ru) 1983-11-30

Family

ID=21015862

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823450588A SU1057935A1 (ru) 1982-06-11 1982-06-11 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU1057935A1 (ru)

Similar Documents

Publication Publication Date Title
JPS6037921B2 (ja) クロツク周期を動的に選択可能なクロツク・システム
SU1057935A1 (ru) Распределитель импульсов
SU1282198A2 (ru) Устройство дл воспроизведени цифровой информации с магнитного носител
SU1109803A1 (ru) Блок формировани тактирующих сигналов дл доменного запоминающего устройства
SU1089597A2 (ru) Формирователь сигналов синхронизации дл устройства считывани информации
SU1193818A1 (ru) Преобразователь кода во временной интервал
SU1205192A1 (ru) Устройство дл контрол канала магнитной записи-воспроизведени
RU1521226C (ru) Устройство задержки импульсов
SU1213494A1 (ru) Устройство дл приема кодовой информации
SU1119082A1 (ru) Асинхронный регистр сдвига
SU1091159A1 (ru) Устройство управлени
SU1425825A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1095376A1 (ru) Устройство дл синхронизации импульсных сигналов
SU1451680A1 (ru) Контролируемое арифметическое устройство
SU1045407A2 (ru) Распределитель импульсов
SU1187253A1 (ru) Устройство для временной привязки импульсов
SU1550503A1 (ru) Устройство дл формировани синхросигналов
SU1624678A1 (ru) Формирователь последовательности пр моугольных импульсов
SU1157675A1 (ru) Устройство дл определени разности частот следовани двух серий импульсов
SU1136160A1 (ru) Нанопрограммное устройство управлени
SU1169156A1 (ru) Устройство дл формировани и распределени импульсов
SU1383405A1 (ru) Интерпол тор
SU1174919A1 (ru) Устройство дл сравнени чисел
RU1820385C (ru) Устройство дл мажоритарного выбора асинхронных сигналов
SU1658188A1 (ru) Способ последовательной передачи и приема цифровой информации и устройство дл его осуществлени