SU1624678A1

SU1624678A1 - Формирователь последовательности пр моугольных импульсов

Info

Publication number: SU1624678A1
Application number: SU864019018A
Authority: SU
Inventors: Георгий Иосифович Каплун; Валерий Ремович Кузнецов; Сергей Леонидович Полещук
Original assignee: Дальневосточный политехнический институт им.В.В.Куйбышева
Priority date: 1986-01-07
Filing date: 1986-01-07
Publication date: 1991-01-30

Abstract

Изобретение относитс к импульсной тех ике. Цель изобретени - расширение функциональных возможностей за счет увеличени ансамбл входных сигналов - путем введени двух управл ющих входов. Формирователь последовательности пр моугольных импульсов включает в себ фор

Description

сл

С

О

ю

о XI

00

ФигЛ

мирователь многофазного сигнала, вход которого соединен с первым входом 11 формировател последовательности пр мо- УТР пьных импульсов. На вход 11 подают вх дную последовательность импульсов частоты FBX. Выход формировател 1 мно- гофрзного сигнала подключен к информаци- ониому входу коммутатора 2, номер последовательности, поступающей на выход коммутатора 2, определ етс кодом на его управл ющем входе. Кажда последующа последовательность импульсов сдвинута по времени относительно предыдущей на врем 1/m- FBX, где т - количество формируемых последовательностей. Выход коммутатора 2 подключен к выходу 14 формировател последовательности пр моугольных импульсов, и синхронизирующим входам первого 3 и второго 4 триггеров, входу разрешени записи регистра 10. Информационный вход триггера 3(4) соединен

Изобретение относитс к импульсной технике и может быть использовано в импульсных устройствах автоматики, системах передачи информации.

Цель изобретени - расширение функ- циональных возможностей за счет увеличени ансамбл входных сигналов путем введени двух управл ющих входов,

На фиг. 1 представлена функциональна схема формировател последователь- ности пр моугольных импульсов; на фиг. 2

-временные диаграммы сигналов формировател .

На фиг, 1 обозначено: 1 - формирователь многофазного сигнала; 2 - коммутатор; 3, 4 - первый и второй триггеры; 5, 6 - первый и второй формирователи импульсов; 7, 8 - перва и втора схемы запрета; 9

-реверсивный счетчик; 10 - регистр; 11-13

-первый, второй и третий соответственно входы формировател последовательности пр моугольных импульсов; 14 - выход формировател последовательности пр моугольных импульсов.

На фиг. 2 приведены временные диаг- раммы сигналов (дл m 8) на выходах узлов формировател последовательности пр моугольных импульсов. На фиг. 2 обозначено; 1.1-1.8 - фазные сигналы на выходе формировател 1 многофазного сигнала ; а-управ- л ющий сигнал частоты Fmi, б - управл ющий сигнал частоты fmz в - выходной сигнал коммутатора 2; 15, 16 - выс вторым 12 (третьим 13) входом формировател последовательности пр моугольных импульсов, на который подаетс первый (второй) управл ющий сигнал частотой FM-I (Рмг)- Выход триггера 3(4) соединен с первым 5 (вторым 6) формирователем импульсов . Выход формировател 5(6) соединен с информационным входом первой 7 (второй 8) „схемы запрета и запрещающим входом схемы запрета 8 (7). Выход схемы запрета 7 (8) соединен с суммирующим (вычитающим) входом реверсивного счетчика 9, выход которого подключен к информационному входу регистра 10, Выход регистра 10 соединен с .управл ющим входом коммутатора 2. Частота выходной последовательности пр моугольных импульсов Рвых FBX + (FMI - FM2) зависит от разности частот управл ющих сигналов с частотами FM-I и Рм2 и от частоты входного сигнала FBx. 2 ил.

ходные сигналы первого 3 и второго 4 триггеров; 17, 18 - выходные сигналы первого 5 и второго 6 формирователей импульсов; 19, 20 - выходные сигналы первой 7 и второй 8 схем запрета.

Выход формировател 1 многофазного сигнала соединен с информационным входом коммутатора 2, управл ющий вход которого соединен с выходом регистра 10. Информационный вход регистра 10 подключен к выходу реверсивного счетчика 9, а вход разрешени записи регистра 10 соединен с выходом коммутатора 2. Выход коммутатора 2 подключен к синхронизирующим входам первого 3 и второго 4 триггеров. Выход первого триггера 3 через формирователь 5 импульсов соединен с информационным входом первой схемы 7 запрета, выход которой соединен с суммирующим входом реверсивного счетчика 9. Выход второго триггера 4 через формирователь 6 импульсов соединен с информационным входом второй схемы 8 запрета, выход которой соединен с вычитающим входом реверсивного счетчика 9. Запрещающий вход первой схемы 7 запрета соединен с выходом второго формировател 6, а запрещающий вход второй схемы 8 запрета соединен с выходом первого формировател 5.

Устройство работает следующим образом .

На вход 11 формировател 1 многофазного сигнала поступают импульсы с частотой FBX, на выходе формировател 1

многофазного сигнала создаетс совокупность m сдвинутых во времени импульсных последовательностей той же частоты FBx. Величина задержки г i-й последовательности относительно (i - 1)-й определ етс как r T/m где т 1/FBx - период входного сигнала на входе 11, m - количество импуль-. сных последовательностей на выходе фор-i мировател 1 многофазного сигнала.- Выходные сигналы 1..т формировател 1 многофазного сигнала поступают на ин- формациейные входы коммутатора 2. На выход коммутатора 2 проходит одна из сформироеаниых последовательностей, ее номер определ етс кодом на управл ющем входе коммутатора 2, который поступа- ет в регистры 10. Выходной сигнал в коммутатора 2 подаетс на входы синхронизации первого 3 и второго л триггеров. Сигнал а первой модулирующей частоты F(1 подают на информационный вход первого 3 триггера, а сигнал б второй модулирующем частоты Рм2 .п°Дают на информационный вход второго триггера 4. При поступлении на информационный вход первого триггера 3 единичного уровн сигнала а триггер 3 переходит в единичное состо ние по переднему фронту сигнала в, подаваемому на его вход синхронизации. Передним фронтом сигнала 15 запускаетс формирователь 5 импульсов, который формирует сигнал 17 с длительностью, достаточной дл срабатывани схемы 7 запрета. Если сигнал 18 на запрещающем входе схемы 7 запрета отсутствует , то на выходе схемы 7 запрета по вл етс сигнал 19, который увеличивает код счетчика 9 на единицу. Сигнал б второй модулирующей частоты Рм2 поступает на информационный вход второго триггера 4. При отсутствии сигнала 17 на выходе схемы 8 запрета по вл етс сигнал 20, который уменьшает на единицу показатель счетчика 9. При наличии сигналов обеих модулирующих частот FM-J и FM2 (сигналы а и б) сигналы 19 и 20 на входах реверсивного счетчика отсутствуют, код на выходе счетчика 9 не мен етс . Код счетчика 9 поступает на вход

,а

35 40 45 50 55 5 0 п

15

Claims

регистра 10 и записываетс в регистр 10 по- переднему фронту сигнала в. Изменение кода регистра 10 на ± 1 вызывает переключение с i-й последовательности на (I + 1)-ю или на (I - 1)-ю последовательность. При этом среднее значение частоты выходного сигнала в равно Рвых FBx + (FMI - Рм2)/пг. что позвол ет мен ть частоту выходного сигнала в достаточно широких пределах. Формула изобретени Формирователь последовательности пр моугольных импульсов, содержащий формирователь многофазного сигнала, вход которого соединен с первым входом устройства , а выход - с информационным входом коммутатора, первый триггер, синхронизирующий вход которого соединен с выходом коммутатора и выходом устройства, а информационный вход соединен с вторым входом устройства, реверсивный счетчик, отличающийс тем, что, с целью расширени функциональных возможностей за счет увеличени ансамбл входных сигналов путем введени двух управл ющих входов, введены второй триггер, первый и второй формирователи импульсов, перва и втора схемы запрета, регистр, причем выход коммутатора соединен с синхронизирующим входом второго триггера и входом разрешени записи регистра, информационный вход второго триггера соединен с третьим входом устройства, выходы первого и второго триггеров соединены соответственно с входами первого и второго формирователей импульсов, выход первого (второго) формировател импульсов соединены с информационным входом первой (второй) схемы запрета и с запрещающим входом второй (первой) схемы запрета, выход первой схемы запрета соединен с суммирующим , а выход второй схемы запрета с вычитающим входом реверсивного счетчика , выход реверсивного счетчика соединен с информационным входом регистра, выход которого соединен с управл ющим входом коммутатора.

J

Lf

Фиг. 2