SU824191A1 - Устройство дл задержки сигналов - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ СИГНАЛОВ

I

Изобретение относитс  к вычислительной технике и может быть использовано дл  создани  синхронизирующих блоков в вычислительных устройствах.

Известно устройство, выполненное на основе регистра сдвига 1.

Недостатком этого устройства  вл етс  сложность конструкции из-за большого количества выводов и дополнительного оборудовани  при необходимости электронно измен ть интервал отводов с регистра сдвига.

Наиболее близким техническим решением к предлагаемому  вл етс  устройство дл  задержки сигналов, содержащее основной накопитель, управл ющие входы которого подключены к первому и второму выходам источника синхроимпульсов, третий выход которого соединен со входом счетчика 2.

Недостатком этого устройства : вл етс , то, что в нем отсутствуют промежуточные отводы и задержка посто нна при определенной частоте тактировани , так как она определ етс  циклом пересчетных схем, и емкостью запоминающего устройства с произвольной выборкой. Это сужает область применени  устройства.

Цель изобретени  - расширение области применени  устройства за счет обеспечени  возл.ожности управлени  шагом задержки, управлени  общей задержкой импульсов, а также получени  промежуточных отводов.

Поставленна  цель достигаетс  тем, что устройство содержит дополнительный накопитель , логический блок и генератор импульсов кодов шага задержки, причем входы дополнительного накопител  подключены к одним из выходов основного накопител , а выходы дополнительного накопител  соединены с одним из входов основного накопител , входы логического блока подключены соответственно к третьему выходу источника синхроимпульсов, выходом счетчика и генератора импульсов шага задержки, а выходы логического блока соединены с другими входами основного накопител .

На фиг. 1 изображена функциональна  схема устройства дл  задержки сигналов; на фиг. 2 - диаграммы напр жений в различных точках устройства.

Устройство (фиг. 1) содержит основной накопитель 1 со входами , и выходами , дополнительный накопитель 4,

источник 5 синхроимпульсов, имеющий выход 6, счетчик 7, логический блок 8 и генератор 9 импульсов шага задержки.

Управл ющие входы основного накопител  1 подключены к первому 10 и второму 11 выходам источника 5 синхроимпульсов, выход 6 которого соединен со входом счетчика 7 и входом логического блока 8. Входы дополнительного накопител  4 подключены к одним из выходов 3 основного накопител  1, а выходы дополнительного накопител  4 соединены с одним из входов 2 основного накопител  1. Входы логического блока 8 подключены соответственно к третьему выходу 6 источника 5 синхроимпульсов, выходам счетчика 7 и генератора 9 импульсов шага задержки, а выходы логического блока 8 соединены с другими входами основного накопител  1.

На фиг. 2 показаны входные импульсы (фиг. 2а), поступающие на вход 2j основного накопител  1, тактовые импульсы (фиг. -26) от источника 5 синхроимпульсов, поступающие на вход счетчика 7, текущий код состо ний счетчика (фиг. 2в), код, поступающий на входы основного накопител  1 с логического блока 8 (фиг. 2г), синхроимпульсы считывани  (фиг. 2с), поступающие по выходу 10 источника 5 синхроимпульсов на вход основного накопител  1, и синхроимпульсы записи (фиг. 2е), поступающие по выходу 11 источника 5 синхроимпульсов на вход основного накопител  1, синхроимпульс с задержкой относительно входного (фиг. 2ж) и синхроимпульс с задержкой (фиг. 2и), поступающий на вход 2 основного накопител  1.

Устройство работает следующим образом .

В исходном состо нии основной накопитель 1 свободен от информации, и на выходах сохран етс  нулевое состо ние. При поступлении первого входного импульса на вход 2 основного накопител  1 ( фиг. 2а) и синхроимпульса записи (фиг. 2е) с выхода источника 5 синхроимпульсов информаци  записываетс  в младщий разр д слова основного накопител  1 с адресом, равным сумме кодов шага промежуточных отводов и текущего кода счетчика 7 (например , с адресом 101). Второй входной импульс (фиг. 2а), поступающий на вход 2 основного накопител  1, записываетс  в слово с другим адресом (например 111).

При достижении счетчиком 7 состо ни , соответствующего адресу слова основного накопител  1, в который записана информаци  при поступлении первого входного импульса (в данном случае кода 101), (фиг. 2в), с выхода источника 5 синхроимпульсов поступает синхроимпульс считывани  (фиг. 2д), и на выходе 3i основного накопител  1 по вл етс  импульс с задержкой относительно входного импульса (фиг. 2ж). Этот задержанный импульс (фиг. 2ы) записываетс  в дополнительный накопитель 4 и затем поступает на вход 2j основного накопител  1. При приходе синхроимпульса записи (фиг. 2е) с выхода источника 5 синхроимпульсов задержанный импульс записываетс  во второй разр д слова (в данном случае с адресом 100) основного накопител  1. При поступлении следующего синхроимпульса считывани  (фиг. 2д) считываетс  нулевое состо ние с выходов 3i-3 основного накопител  1 и прерываетс  единичный импульс с выходов дополнительного накопител  4 (фиг. 2и). При достижении счетчиком 7 состо ни , соответствующего адресу второго записанного слова (в данном случае 111), по вл етс  синхроимпульс считывани  (фиг. 2(9) и затем по вл етс  задержанный импульс (фиг. 2ж) на выходе Зд основного накопител  1, который оп ть поступает на вход дополнительного накопител  4 и при приходе следующего синхроимпульса записи записываетс  в основной накопитель 1. Следующий синхроимпульс считывани  считывает нулевое состо ние с выходов 3t-3 к основного накопител  1 и прерывает единичный импульс с выходов дополнительного накопител  4 (фиг. 2и). При достижении счетчиком 7 следующего состо ни  (в данном случае кода 100) по вл етсй синхроимпульс считывани  (фиг. 2д) на выходе источника 5 синхроимпульсов и затем импульс (фиг. 2ж) на выходе 3 основного накопител  1, и так далее процесс продолжаетс  до по влени  импульсов на выходе 3 основного накопител  1, после чего импульсы на вход основного накопител  1 не поступают.

Следует отметить, что при неизменном шаге промежуточных отводов, равном времени просчета счетчика, адрес считывани  и записи в один период тактовой частоты совпадает с текущим кодом счетчика. В этом случае логический блок и генератор импульсов щага задержки могут быть упразднены, а счетчик подключен выходами к другим входам основного накопител .

Применение предлагаемого устройства дл  задержки сигналов вместо многоотводных регистров сдвига, построенных на триггерах , позвол ет снизить аппаратурные затраты , уменьшить объем устройства, снизить рассеиваемую мощность.

Claims (2)

1.Авторское свидетельство СССР № 357590, кл. G 11 С 7/00, 1971.

2.Патент США № 3893088, кл. G 11 С 5/06, 1975 (прототип).

быход

Фиг. 1