SU1457170A2 - Устройство дискретного фазировани - Google Patents
Устройство дискретного фазировани Download PDFInfo
- Publication number
- SU1457170A2 SU1457170A2 SU853982379A SU3982379A SU1457170A2 SU 1457170 A2 SU1457170 A2 SU 1457170A2 SU 853982379 A SU853982379 A SU 853982379A SU 3982379 A SU3982379 A SU 3982379A SU 1457170 A2 SU1457170 A2 SU 1457170A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- phasing device
- discrete phasing
- phase discriminator
- signals
- signal
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1
Изобретение относитс к автоматике и радиоэлектронике, может использоватьс в высокоскоростной аппаратуре передачи данных и вл етс усовершенствованием устройства по основному авт. св. № 803115.
Цель изобретени - повышение помехоустойчивости путем уменьшени количества ошибок, возникающих в результате краевых искажений в бипол рных сигналах.
На фиг. 1 представлена структурна электрическа схема устройства дискретного фазировани i на фиг. 2 - диаграммы работы устройства.
Устройство дискретного фазировани содержит фазовый дискриминатор 1, блок 2 управлени , содержащий первый и второй элементы И 3 и 4, реверсивный счетчик 5, первый и второй элементы И-НЕ 6 и 7 и преобразователь код-аналог 8, генератор 9, селектор 10 положительных и отрицательных импульсов, блок 11 задержки, инвертор 12, элемент И-НЕ 13, допоп- |Нительный фазовый дискриминатор 14, первый и второй элементы ИЛИ 15 и 16,
Устройство дискретного фазировани работает следующим образом.
На вход устройства поступает искаженный бипол рный сигнал (фиг. 2а.) , который преобразуетс с помощью селектора 10 положительных и отрицательных импульсов в сигналы, приведенные на фиг. 2 5(4,8,.
I
Рассмотрим случай, когда система
сфазирована.
4
О1
Ч
I4J
Сигналы (фиг. 2i задерживаютс на величину, равную длительности следовани посылок генератора 9 (фиг.2д) и инвертируютс (фиг. 2 е) , далее совместно с незадержанным сигналом (фиг. 2), поступают через элемент И- НЕ 13 (фиг. 2ж) на допалнительньй фазовый дискриминатор 14, на выходах которого по вл ютс ложные сигналы рассогласовани (вычитание, дробление фиг. 2о,п), компенсирующие друг друга . По вившийс сигнал вычитани (фиг. 2 о) из-за искажений с одного выхода дополнительного фазового дис- криминатора 14 поступает через второй элемент. ИЖ 16 на блок 2 управлени , на первый элемент И 4, а сигнал добавлени (фиг. 2 л) с другого выхода дополнительного фазового дис- криминатора 14 - через первый элемент ИЛИ 15 на второй элемент ИЗ. В результанте чего реверсивный счетчик 5 находитс в исходном состо нии, преобразователь код-аналог 8 своего состо ни не мен ет, подстройка генератора 9 не производитс . Ввделение ложных сигналов рассогласовани с помощью дополнительного фазового дискриминатора 14 иллюстрируетс диаграммами (фиг. 2з,и,к,л,м,н,о,п-) . Сигнал (фиг. 2в) поступает на фазовый дискриминатор 1 и, как видно из диаграммы (фиг. 2p,c,r,v,). вкде- лени ложных сигналов рассогласовани не наблюдаетс . Таким образом, с помощью селектора 10 положительных и отрицательных импульсов, блока 11 задержки, инвертора 12, элемента И-Н 13 можно сформировать сигналы, запрещающие прохождение сигнала, по г вившегос в результате краевых искажений в бипол рном сигнале. Как видно из диаграмм (фиг. 2 о-4) на дополнительном фазовом дискриминаторе 14 на разноименных выходах по вл ютс сигналы (один добавлени , другой вычитани ), в результате которых реверсивный счетчик 5 находитс в исходном состо нии и генератор 9 свою частоту не мен ет.
Фиг. 1
а
6 г
д е ж
3
и к
л
fi и
о л
Р с т У ср
-LJ-LrLru-LT
jannrLr
п
Bbit uffKJHue
Г1
йоИавленив
ГТ
Вы и/тюние йобавление
Фиг. 2
Claims (1)
- УСТРОЙСТВО ДИСКРЕТНОГО ФАЗИРОВАНИЯ по авт. св. № 803115, от- ·· личающееся тем, что с целью повышения помехоустойчивости путем уменьшения количества ошибок, возникающих в результате краевых искажений в биполярных сигналах, в не—’ го введены первый элемент ИЛИ, селектор положительных и отрицательных импульсов, последовательно соединен-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982379A SU1457170A2 (ru) | 1985-11-27 | 1985-11-27 | Устройство дискретного фазировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982379A SU1457170A2 (ru) | 1985-11-27 | 1985-11-27 | Устройство дискретного фазировани |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803115 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1457170A2 true SU1457170A2 (ru) | 1989-02-07 |
Family
ID=21207306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853982379A SU1457170A2 (ru) | 1985-11-27 | 1985-11-27 | Устройство дискретного фазировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1457170A2 (ru) |
-
1985
- 1985-11-27 SU SU853982379A patent/SU1457170A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 803115, кл. Н 04 L 7/04,- 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1198780A (en) | Self-clocking binary receiver | |
SU1457170A2 (ru) | Устройство дискретного фазировани | |
US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
JPH0821859B2 (ja) | D/a変換方式 | |
SU1464296A2 (ru) | Формирователь фазоманипулированных сигналов | |
SU995351A2 (ru) | Дискретно-адресна система св зи | |
SU598226A1 (ru) | Устройство дл синхронизации контрольного и эталонного цифровых сигналов | |
JPS63196130A (ja) | 信号検出方式 | |
SU1626276A1 (ru) | Аттенюатор | |
JP2946693B2 (ja) | 並列データ伝送回路 | |
CA2056021A1 (en) | Digital quadrature phase detection circuit | |
SU1288928A1 (ru) | Устройство дл передачи фазоманипулированного сигнала | |
SU1179381A1 (ru) | Устройство дл делени сигналов | |
SU1185637A1 (ru) | Устройство дл передачи дискретной информации | |
SU819967A1 (ru) | Управл емый делитель частоты следовани иМпульСОВ | |
SU1706050A1 (ru) | Устройство дл формировани частотно-телеграфных сигналов | |
SU1197129A1 (ru) | Устройство дл приема частотно-манипулированных сигналов | |
SU1474863A1 (ru) | Фазовый манипул тор | |
DE3064019D1 (en) | Method and arrangement for measuring the jitter of pulse signals in digital transmission systems | |
SU965004A1 (ru) | Устройство приема сигналов фазового пуска | |
SU1200426A1 (ru) | Преобразователь биимпульсного двоичного сигнала в бинарный сигнал | |
SU647876A1 (ru) | Устройство синхронизации | |
SU815957A1 (ru) | Частотный манипул тор | |
SU843266A1 (ru) | Устройство дл асинхронной передачицифРОВОй иНфОРМАции пО СиНХРОННОМуКАНАлу СВ зи | |
SU684588A1 (ru) | Устройство дл телеуправлени |