(54)
УСТРОЙСТВО дл АСИНХРОННОЙ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ ПО СИНХРОННОМУ 1(АНАЛУ СВЯЗИ
Изобретение относитс .к электросв зи и может использоватьс в устройст вах дл асинхронной передачи цифрово информации от автономных источников изохронных сигналов по синхронным каналам св зи многоканальных импульс ных систем с временным уплотнением каналов. Известно устройство дл асинхронной передачи цифровой информации по синхронному каналу св зи, содержащее фазовьш дискриминатор, выходы которого через RS-триггер подключены к первым входам первого и второго элементов И, первый вход фазового дискриминатора соединен с первым вхо дом блока регистрации и с входом бло ка выделени знакоперемен, выход которого подключен к вторым входам первого и второго элементов И, выходы которых подключены соответственно к второму и третьему входам блока регистрации, а также заданиций генератор , выход которого подключен к первому входу управл емого делител , выход которого подключен к четвертому входу блока регистрации и к входу анализатора двоичного стробировани , выход которого подключен к второму входу фазового дискриминатора и третьим входам первого и второго элементов И tl. Однако известное устройство характеризуетс большим временем фазировани частоты регистрации при первона- чальном установлении св зи. Цель изобретени - сокращение времени фазировани . Поставленна цель достигаетс тем, что в устройстве дл асинхронной пе-. редачи цифровой информации по синхронному каналу св зи, содержащем фазовый дискриминатор, выходы которого через RS-триггер подключены к первым входам первого и второго элементов И, первый вход фазового дискриминатора соединен с первым входом блока регистрации и с входом блока вьщелени знакоперемен, выход которого подключен к вторым входам первого и второго элементов И, выходы которых подключены соответственно к второму и третьему входам блока регистрации, а также задающий генератор, выход которого подключен к первому входу управл емого делител , выход которог подключен к четвертому входу блока регистргщии и к входу анализатора двоичного стробировани , выход которого подключен к второму входу фазов го дискриминатора и третьим входам первого и второго элементов И, выходы первого и второго элементов И подключены соответственно ко второму и третьему входам управл емого делител . На чертеже приведена структурна электрическа схема предлагаемого устройства. Устройство дл асинхронной переда чи цифровой информации содержит фазо вый дискриминатор 1, управл емый делитель 2, заданнций генератор 3, блок 4 регистрации, анализатор 5 двоичного стробировани , блок 6 выделени знакоперемен, RS-триггер 7, первый и второй элементы И 8 и 9. Устройство работает следующим образом . При рассогласовании фазы импульсов частоты регистрации fp формируемых управл емым делителем 2, с выхода одного из элементов И 8 или 9 подаетс соответствук ций сигнал рассогласовани : сигнал опережени или отставани импульсов частоты fp относительно их синфазного положени . Эти сигналы вырабатываютс при совп дении сигналов, подаваемых с одного из выходов фазового дискриминатора 1, с выхода блока 6 выделени знако перемен и с выхода анализатора 5 двоичного стробировани БЛок 6 выделени энакрперемен вырабатывает сигнал при приеме комбинаций двоичн го кода вида 10 или 01. Анализатор 5 двоичного стробировани вырабатывает сигнал в момент приема двух им пульсов частоты стробировани , равн по номиналу частоте принимаемых двоичных знаков из канала св зи, fK за один период частоты регистрации fр . Частоты f|c и fp выбираютс , ис ход из требований по допустимой из быточности канала св зи при асинхронной передаче, в отношении К JP При синфазном положении импульсов частоты fp сигналы с выходов фазового-дискриминатора 1 отсутствуют , так как сигнал с выхода анализа- тора 5 двоичного стробировани подаетс в тот момент времени, когда из канала св зи принимаетс одна из следующих восьми двоичных комбинаций: 1111,1110,0111,0110,0000,0001, 1000,1001, у которых второй и третий вл ющиес дублирующими знаки одинаковы. В это же момент в блоке 6 выделени знакоперемеи анализируютс комбинации 11 или 00 (второй и третий знаки указанных четырехзначных комбинаций), в результате чего сигнал на -его выходе отсутствует. Так как RS-триггер 7 находитс в одном из своих устойчивых состо ний, в рассматриваемый момент времени на входы элементов И 8 и 9 сигналы подаютс с одного из выходов RS-триггера 7 и анализатора 5 двоичного стробировани , при этом на других входах элементов И 8 и 9, сигнал отсутствует, в результате чего отсутствуют и сигналы рассогласовани на выходах обоих элементов И 8 и 9. При несинфазном положении импульсов частоты fp с одного из выходов фазового дискриминатора 1 подаетс сигнал рассогласовани , который устанавливает RS-триггер 7 в то или иное устойчивое состо ние..Сигнал рассогласовани выдаетс в тот момент времени , когда из канала св зи принимаетс одна из следующих двоичных комбинаций: 1101,0100,0010,1011, у которых второй и третий знаки разноименные, а первые (последние) два знака одноименные . В этот же момент в блоке 6 выделени знакоперемен анализируютс комбинации 10 или 01, и подаетс сигнал на входы элементов И 8 и 9. Так как на другие входы элементрв И 8 и 9 также подаетс сигнал с выхода анализатора 5 двоичного стробировани , то на выходе одного из элементов И 8 или 9 в зависимости от положени RS-триггера 7, вырабатываетс сигнал, который подаетс на один из входов управл емого делител 2. Момент подачи сигнала с выхода одного из элементов И 8 или 9 может производитьс и при отсутствии сигна