SU1125754A1 - Многоканальна система св зи - Google Patents

Description

Изобретение относитс  к технике электрической св зи.и может использоватьс  в линейных электронных системах , в частности в многоканальных системах сбора); и обработки информации . Известно устройство передачи сигналов, содержащее генератор тактовых импульсов, одновибратор, логический оптрон, демодул тор m . Однако такое устройство обладает низкой помехоустойчивостью. Наиболее близким техническим решением к предложенному  вл етс  многоканальна  система св зи, содержаща  на передающей стороне .генератор тактовых импульсов, соединенный с входом блока выборки и хранени , выходы которого соединены с входами блока ключей, формирователь импульсо и модул тор, а на приемной стороне последовательно соединенные формирователь импульсов, блок задержки, элемент И-НЕ, а также дискриминатор . f 1 и блок демодул торов 2J. Однако известное устройство имеет низкую помехозащищенность. .. Цель изобретени  - повышение помехозащищенности путем обеспечени  гальвани еской разв зки при одновременном увеличении пропускной способности . Цель достигаетс  тем, что в много канальной Системе св зи,содержащей на передающей стороне генератор тактовых импульсов, соединенный с входом бло ка выборки и хранени , выходы которо го соединены с входами блока ключей формирователь импульсов и модул тору а на приемной стороне последовательн соединенные формирователь импульсов, блок задержки, элемент И-НЕ, а также дискриминатор и- блок демодул торов, на передающей стороне введены счетчик , дешифратор, элемент ИЛИ, триггер и блок разв зки, причем выход генератора тактовых, импульсов через последовательно соединенные формирователь импульсов, счетчик, дешифратор , блок к.пючей, модул .тор, триггер и блок разв зки соединен с каналом св зи, выход модул тора соединен с входом Сброс счётчика, выход форми ровател  импульсов через элемент ИЛИ соединен с входом Сброс триггера, выход дешифратора соединен с вторым входом элемента ИЛИ, а модул тор выполнен в виде компаратора, выход которого через интегратор соединен с входом компаратора, вход и выход которого  вл ютс  соответственно входом и выходом модул тора, а на приемной стороне введены счетчики и дешифратор , причем выход формировател  импульсрв через дискриминатор соединен с вторым входом элемента И-ИЕ и входом.счетчика, разр дные выходы которого через дешифратор соединены с входами блока демодул торов, а дискриминатор выполнен в виде, последовательно соединенных интегратора и компаратора . На чертеже изображена структурна  электрическа  схема предложенной системы; Многоканальна  система св зи содержит генератор 1 тактовых импульсов , формирователь 2 импульсов, счет .цик 3, дешифратор 4, блок 5 ключей. блок 6 выборки и хранени , модул тор 7, элемент ИЛИ 8, триггер 9, блок 10 разв зки, формирователь 11 импульсов, дискриминатор 12, блок 13 задержки, элемент И-НЕ 14, счетчик 15, дешифратор 16, блок 17 демодул торов , компаратор 18, интеграторы 19 и 20, компаратор 21. Система работает следующим обра3 ом. Импульсом с выхода генератора 1 блок 6 переводитс  в режим выборки. Минимальное значение длительности тактовых импульсов определ етс  временем включени  блока 6. С окончанием тактового импульса блок 6 перевод т в режим хранени . По заднему фронту тактового импульса формирователь 2 формирует импульс, положительным по-тендиалом которого счетчик 3 и триггер 9 по пр мым входам устанавливаютс  в нулевое состо ние, которому соответствует состо ние дешифратора 4 единица на первом выходе, вызывающа  замыкание одного ключа в блоке 5, через которьй на выход блока 5 проходит напр жение с выхода блока 6 от первого сигнала. До поступл тени  напр жени  с выхода блока 5 на вход компаратора 18, который находитс  в нулевом состо нии и этим нулем поддерживает интегратор 19 в состо нии Сброс. С поступлением напр жени  от блока 6 компаратор 18 перебрасываетс  в единичное состо ние, при котором интегратор 19 переводитс  в режим интегрировани  посто нного напр жени , при котором происхо/гит

3112S75

ормирование линейнонарастающего апр жени  .на выходе интегратора 19. Величина напр жени  должна быть больше максимального значени  напр ени  входного сигнала. Одновремен- 5 но перепад импульса с выхода компаратора 18, подаваемый на счетньй вход счетчика 3,- переключает счетчик 3 в состо ние, которому соответствует единица на втором выходе де- 10 шифратора 4. В результате на вход компаратора 18 поступает напр жение с выхода блока 6 от второго сигнала. Задержки переключени  счетчика 3, дешифратора 4, и блока 5 подобраны fS таким образом, что к моменту окончани  сброса в интеграторе 19 на входе компаратора 18 уже по витс  напр жение с выхода блока 6. Процесс повтор етс  дл  п сигналов. После 20 окончани  преобразовани  напр жени  от блока 6 компаратор 18 переключаетс  в нулевое состо ние, переключаетс  счетчик 3. и дешифратор 4 устанавливаетс  в состо ние едини-- 25 ца на п+1 выходе. При этом на входе компаратора 18 по витс  нулевое напр жение, а в интеграторе 19 произойдет сброс. В состо нии синхропаузы компаратор 18 будет находитьс  30 до поступлени  следующего импульс11 от формировател  2 на счетчик 3. Число состо ний дешифратора 4 равно коэффициенту пересчета счетчика 3

и равно числу источников входного дс

сигнала плюс единица Выход компаратора 18 соединен со счетным входом триггера 9, которьй переключаетс  от каждого перепада импул-са. Переклю- чение триггера 9 после преобразовани 40 п сигналов осуществл етс  за счет единичного, потенциала с п+1 выхода дешифратора 4. Чтобы состо ние с.инхропаузы на выходе триггера 9 всегда бьщо нулевым, необходимо число источ-45 НИКОВ входного сигнала выбирать нечетным . Таким образом, за один период квантовани ,- задаваемьм генератором на выходе триггера 9, образуетс  непрерывна  последовательность из п 50 состо ний единиц и нулей, длительности которых пропорциональны напр жени м , хран щимс  в блоке 6 и состо ни  синхропаузы. При этом минимальна , длительность синхропаузы задаетс  55 такой, чтобы она заведомо превышала максимальную длительность модулированных импульсов. После прохождени 

через блок 10 модулированна  последовательность поступает на вход формировател  11, выход которого соединен с интегратором 20. До поступлени  модулированной последовательности на выходе формировател  11 нулевой уровень и на выходе интегратора 20 происходит формирование линейнонарастающего напр жени . При достижении порогового напр жени  на выходе интегратора 20 компаратор 21 переключитс  в нулевое состо ние, запреща  прохождение импульсов на счетчик IS, который устанавливаетс  в нулевое состо ние, которому соответствует единица на n+l выходе дешифратора 16. Это состо ние неинформационное .

Когда с выхода формировател  11 поступает импульс, в интеграторе

20осуществл етс  сброс, компаратор

21снимает запрет на прохождение импульсов с выхода формировател  11 на счетчик 15. Задержанный импульс.

с выхода формировател  11 через блок 13 переключит счетчик 15 в состо ние соответствующее единице на первом выходе дешифратора 16, которьй соответствует первому источнику входного сигнала. Во врем  паузы между импульсами с формировател  -11 интегратор 20 находитс  в режиме интегрировни . Однако переключени  компаратора 21 не произойдет так как пороговое напр жение выбрано таким, что выходн напр жение интегратора 20 достигает его только при условии, если длительность паузы превысит минимальную длительность синхропаузы; Таким образом йа выходах дешифратора 16 вьщел ютс  импульсы, длительности которых пропогцюнальны напр жению блока 6. После выделени  на выходе дешифратора 16 импульса, соответствующего п-му точнику входного сигнала, дешифратор 16 переходит в ri+l состо ние.Напр жение с выхода интегратора 20 через, врем , превьш1ающее максимальную длительность модулированных импульсов, переключает компаратор 21 в нулевое состо ние. В этом состо нии дешифратор 16 удерживаетс  до поступлени  импульса с формировател  11.

Период квантовани , задаваемый генератором 1, выбираетс  таким, чтобы за врем  одного периода успеть преобразовать напр жени  от всех элементов блока 6, когда они все одновременно .максимальны, и сформировать синхропаузу, длительность которой при этом превьшает длительность модулированных импульсов.

Блок 17, включенный на п выходах дешифратора 16, осуществл ет обратное преобразование информации в длительност х импульсов в аналоговые величины .

В предложенной системе по вл етс  возможность передавать информацию от п источников входного сигнала по одному каналу с высокой плотностью.

Использование предложенной системы позвол ет уменьшить расходы, устранив необходимость разработки п разв зывающих устройств, что дает экономию в Народном хоз йстве.

Claims (1)

1. МНОГОКАНАЛЬНАЯ СИСТЕМА СВЯЗИ, содержащая на передающей стороне генератор тактовых импульсов, соединенный с входом блока выборки и хранения , выходы которого соединены с входами блока ключей, формирователь импульсов и модулятор, а на приемной стороне последовательно соединенные формирователь импульсов, блок задержки, элемент И-НЕ, а также дискриминатор и блок демодуляторов, о т л и - ч а ю щ а я с я тем, что, с целью повышения помехозащищенности путем обеспечения гальванической развязки при одновременном увеличении пропуск ной способности, на передающей стороне введены счетчик, дешифратор, эле- мент ИЛИ, триггер и блок развязки, причем выход генератора тактовых импульсов через последовательно соединенные формирователь импульсов, счетчик, дешифратор, блок ключей, модулятор, триггер и блок развязки соеди нен с каналом связи, выход модулятора соединен с входом Сброс счетчика, выход формирователя импульсов через элемент ИЛИ соединен с входом Сброс триггера, выход дешифратора соединен с вторым входом элемента ИЛИ, а модулятор выполнен в виде компаратора, выход которого через интегратор соединен с входом компаратора, вход й выход которого являются соответственно входом и выходом модулятора, а на приемной стороне введены счетчик и дешифратор, причем выход формирователя импульсов через дискриминатор соединен с вторым входом элемента И-НЕ и входом счетчйка, разрядные выходы которого через дешифратор соединены с входами блока демодуляторов, а дискриминатор выполнен в виде последовательно соединенных интегратора и компаратора.