SU1234974A1 - Преобразователь последовательного кода в параллельный - Google Patents

Abstract

Изобретение относитс  к области цифровой вычислительной техники и может использоватьс  при построении параллельно-последовательньк преобразователей и устройстве сопр жени . Целью изобретени   вл етс  расширение класса решаемых задач за счет обеспечени  преобразовани  кодов произвольной разр дности, а также пови-- шение бьютродействи  преобразовател . Преобразователь содержит два сдвиговых регистра, счетчик числа разр дов, распределитель импульсов, делитель частоты, генератор импульсов, п ть триггеров, элементы И, ИЛИ, элемент задержки. Преобразователь обеспечивает прием и преобразование кодов произвольной разр дности и сокращение времени преобразовани  за счет попеременного приема в первый и второй сдвиговые регистры. Кроме того, преобразователь дает возможность орга- 11изации асинхронной выдачи полученной информации потребителю. 1 ил. 2 tC сл ю оо со «vi 4;ib

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении преобразователей в устройствах сопр жени  и обмена информацией.

Целью изобретени   вл етс  расширение класса решаемых задач за счет обеспечени  преобразовани  кодов произвольной разр дности, а также повышение быстродействи  преобразовател .

На чертеже приведена блок-схема предлагаемого преобразовател .

Преобразователь последовательного кода в параллельный содержит первый

10

- 15

20

30

35

сдвиговый регистр 1, триггер 2 управ лени , генератор импульсов 3, счетчик 4, элемент И 5, второй сдвиговый регистр 6, счетчик числа разр дов 7, деглитель частоты 8, триггер 9 записи информации, элементы И 10 - 17, элементы ИЛИ 18 - 21, триггер 22 готовности , триггер 23 неисправности, триггер 24 ввода информации, элемент За- Йержки 25, вход синхронизации преобразовател  26, установочный вход пре- образовател  27, информационный вход преобразовател  28, вход съема информации 29, выход конца сообщени  30, выход готовности 31, выход неисправности 32, Выходы одноименных разр дов сдвиговых регистров 1 и 6, а также счетчика числа разр дов 7 объединены и подключены к информационному выходу преобразовател .

Преобразователь работает следующим образом.

Ма установочный вход преобразовател  27 подаетс  запускающий импульс, который обнул ет счетчики 4 и 7, делитель 8, триггеры 2, 22, 23 и 24, подготавлива  преобразователь к приему информации. При этом на вход генератора импульсов 3 и вход элемента И 5 поступает потенциал логической :единицы с инверсных выходов триггера управлени  2 и счетчика 4 соответственно . .Это обеспечивает запуск генератора 3 и открытие элемента И 5 дл  приема синхроимпульсов, сопровождаю- .. щих информацию. Поступающие на вход преобразовател  26 синхроимпульсы через- элемент И 5 проход т на вход счетчика числа разр дов, который считает количество бит в информационной последовательности, через элемент ИЛИ 18 на вход делител  частоты 8, коэффициент делени  которого равен разр дности первого и второго

12349742

щвиговьгх регистров 1 п 6, а также la входы элементов И 10 или 11. В за- зисимости от состо ни  счетного триггера записи 9 синхроимпульсы с выхода элементов И 10 или 11 поступают на вход синхронизации первого или второго сдвигового регистра. Инфор- матдионные входы сдвиговых регистров 1 и 6 обьединены, но информаци  записываетс  в один из регистров. Как только на выходе делител  частоты 8 по вл етс  импульс переноса, по заднему фронту которого переключаетс  счетный триггер записи информации 9 и устанавливаетс  триггер готовности 22, делитель частоты 8 обнул етс  и начинает новый цикл счета, а информаци  будет записыватьс  в другой сдвиговый регистр. Сигнал логической единицы с триггера готовности 22 поступает на выход преобразовател  31, сообща  потребителю о готовности преобразовател  к вьвдаче параллельного кода.

Потребитель, получив сигнал готовности , подает на вход преобразовател  29 импульс информации, кото- рьш обнул ет триггер гото.вности 22 и поступает через элемент И 14 и один из элементов И 15 или 16 в за- . висимости от состо ни  триггера записи информации 9 на вход управлени  выходными ключами заполненного сдвигового регистра. При этом информаци , котора  запоминаетс  в сдвиговом ре гистре, выдаетс  на информационный выход преобразовател . Когда заполнитс  другой сдвиговый регистр, по заднему фронту импульса переноса делител  частоты 8 вновь устанавливаетс  триггер готовности 22, вьфабаты- ваю111 1й готовность преобразовател  к выдаче параллельного кода, и переключаетс  счетный триггер ин- формацк и 9, который управл ет поочередной записью информации в сдвиговые регистры 1 и 6. Потребит€;ль, получив сигнал о готовности, посылает на преобразовател  29 импульс 1звода информации, по которому обнул етс  триггер готовности 22 и информаци  со второго заполненного сдвигового регистра выдаетс  на информада- онный выход преобразовател .

40

45

50

55

Информаци , поступающа  на вход преобразовател ,, поочередно записываетс  в сдвиговые регистры 1 и 6, после чего считы)заетс  потребителем

Информаци , поступающа  на вход преобразовател ,, поочередно записываетс  в сдвиговые регистры 1 и 6, после чего считы)заетс  потребителем

по сигнапу готовности преобразовател  Циклы записи и считывани  продолжаютс  до прекращени  входных импульсов , коней поступлени  которых определ ет счетчик 4. На вход счетчика 4 поступают импульсы с выхода генератора 3, а с выхода элемента И 5 через элемент ИЛИ 19 на вход начальной установки счетчика 4 поступают входные синхроимпульсы преобразовател . По прекращению входных синхроимпульсов счетчик 4, отсчитав определенное чис- п6 периодов импульсо.в генератора 3, выдает управл ющий сигнал логической единицы на триггер управлени  2 и элемент И 12, через который импульсы генератора 3, поступающие на второй вход элемента И 12, пройд  через элемент ИЛИ t8, поступают на вход делител  частоты 8 и через один из элемен- тов И 10 или 11 на вход синхронизации соответствующего сдвигового регистра , а с инверсного выхода счетчика 4 на вход первого элемента И 5 поступает сигнал логического нул , за крывающий элемент И 5 дл  приема синхроимпульсов . Выходной сигнал со счетчика 4 должен выдаватьс  через врем , превышающее период следовани  синхроимпульсов, а количество отсчитываемых счетчиком 4 периодов импульсов генератора 3 должно превышать коэффициент делени  делител  частоты 8. По заднему фронту импульса переноса делител  частоты 8 переключаетс  триггер записи 9, устанавливаетс  триггер готовности 22 и переключаетс  триггер управлени  2, так как на управл ющем его входе присутствует сигнал логической единицы, поступающий со счетчика 4. При этом выключаетс  гене ратор 3 импульсов, а конец информационной Последовательности дополн етс  нул ми до полного слова, запоминаемый сдвиговым регистром, причем старшие разр ды конца информационной последовательности окажутс  в старших оазр дах сдвигового регистра.

Получив сигнал готовности, потребитель подает на вход преобразовател  29 импульс ввода, по которому последнее слово сообщени  вьщаетс  на выходную информационную шину. При этом сбрасываетс  триггер готовности 22, а по заднему фронту импульса 5 . ввода переключаетс  триггер ввода информации 24, так как на его управл ющем входе присутствует сигнал ло

5 10 )5 20 25 д

О 5

0

гической единицы, поступаюпи-П г. триггера управлени  2. Сигнал с В1)1ходл триггера ввода информации 24 поступает на выход преобразовател  30, по которому потребителю сообщаетс  о конце массива информации. Тот же импульс ввода с выхода элемента И 14 проходит через элемент И 17, так как на управл ющем его входе присутствует сигнал логической единицы, поступающий с триггера управлени  2, элемент задержки 25, элемент ШШ 20 и вновь устанавливает триггер готовности 22. Потребитель, получив сигнал готов- ности, вьщает на вход преобразо.рате- л  29 импульс ввода информации, который сбрасывает триггер готовности 22, проходит через элемент И 13, так как на его упра.вл ющем входе присутствует сигнал логической единицы, поступающий с триггера ввода информации 24. С выхода элемента И 13 импульс ввода , информации поступает на вход управлени  выходными ключами счетчика числа разр дов 7, при этом информаци  со счетчика вьщаетс  на информа1Д1он- ные выходы преобразовател . Содержимое счетчика бит информации 7 указа- зывает потребителю на значащие разр ды последнего прин того слова. Таким образом, сигнал на выходе преобразовател  30 указывает потребителю, что следующа  информаци  будет поступать о количестве значащих разр дов в последнем слове.

Дл  приема следующей информа1щон- ной посылки необходимо подать на установочный вход преобразовател  27 импульс запуска, при этом преобразователь переходит в исходное состо ние, которое позвол ет принимать следующее информационное сообщение. Если потребитель, получив сигнал готовности , не подаст сигнал ввода за врем  записи очередного слова, на управл ющий вход триггера неисправности 23 поступает сигнал логической единицы с триггера готовности 22, а после записи очередного слова сигнал с выхода делител  частоты 8, пройд  чере; элемент ИЛИ 20, поступает на вход синхронизации триггера неисправности 23, которьш установитс  по его заднему фронту, сообща  потребителю о нарушении пор дка обмена с преобра- зователем. Если при запуске преобразовател  информаци  и сопровождагопще ее синхроимпульсы не поступают на

входы преобразовател  26 и 28, счетчик 4, отсчитав определенное количество импульсов генератора 3, закры- нает элемент И 5 и подает сигнал ло - гпческой единицы на входы элемента И 12 и триггера управлени  2 после чего импульсы генератора 3 проход т с выхода элемента И 12 и через элемент IIJDi 18 на входы элементов 10 и 11 н ка вход делител  частоты 8. При этом с вьсхода элемента И Ю или 11 в зависимости от состо ни  тригтера записи 9 на вход синхронизации первого 1 или второго 6 сдвигово го регистра поступают импульсы генератора 3, по KOTopbtM в соответствующий сдвиговый регистр запишетс  нулева  информаци . По окончании записи делителем частоты 8 вырабатываетс  импульс переноса, который задним фрон- том устанавливает триггер управлени  2 и триггер готовности 22, При этом выключаетс  генератор 3 , а на выходе преобразовател  31 устанавли- ваетс  потенциал логической единицы, готовности преобразовател к выдаче информации. Потребитель, получив, сигнал готовности 3 подает на вход преобразовател  29 сигнал ввода инфор ;а- ции, по которому производитс  считы- . ванне нулевой информа1№1и со сдвигового регистра, сбрасываетс  триггер готовности 22, устанавливаетс  триггер ввода информации 24, так как на управл ю1Щ-1Й вход триггера ввода 24 поступает сигнал логической единицы с триггера управлени  2. Пр и -этом на вьпсоде преобразовател  30 по вл етс  сигнал логической единицы, который сообщает потребителю о конце информации и о том, что вслед, за этим по- . следует информаци  о количестве значащих разр дов в последнем слове. То же импульс ввода информации проходит fc вихода элемента И 14 через эл-:-- мент И 17, так как на управл ющем входе элемента И 17 присутствует потенциал логической единицы, поступаю щий с триггера управлени  2, элемент задержки 25, элемент ИЛИ 20 и вновь устанавливает триггер готовности 22. Получив сигнал готовности, потребитель посылает на вход преобразовате-- л  29 импульс ввода информации J кото рый проходит через элемент И 13, так ак триггер ввода информации установлен в единицу предыдупшм импульсом ВВОДА информации, и поступает на

вход управлени  выходными ключами счетчика 7. При этом на информацион- ньй выход преобразовател  выдаетс  нулева  информада  со счетчика 7, что указывает на отсутствие значащих разр дов в предыдущем слове.

Изобретение по сравнению с преобразователем 2 отличаетс  более высокой скоростью преобразовани  непрерывной кодовой последовательности в п-разр дньш параллельный код, так как при использовании двух сдвиговых регистров импульс ввода информации можно подавать после получени  сигнала готовности через врем  п-Т, где п - разр дность сдвиговых регистров S Т - период следовани  синхроимпульсов , что повышает в п раз ско- .рость преобразовани  информации.

Предлагаемое устройство позвол ет преобразовывать последовательный код любой разр дности в параллелькьт .коДр что повышает универсальность преобразовател . Введение триггера готовности обеспечивает асинхронную передачу параллельного кода потребителю . Введение триггера аварии повышает достоверность преобразовани  информации.

Claims (1)

1. Формула изобретени 

   Преобразователь последовательного кода в параллельный, содержащий пер- вьй сдвиговый регис гч.., триггер управлени , генератор импульсов, первый элемен.т И, первый вход которого соединен с входом синхронизаи {и преобразовател , информационный вход которого соединен с информационным входом первого сдвигового регистра, а З становочный вход преобразовател  соединен с нулевьм входом триггера управлени , инверсный выход которого соединен с входом генератора импульсов , выход которого соединен с син- хровходом счетчика, отличающий с   тем, что, с целью расширени  класса решаемых задач за счет обеспечени  возможности преобразовани  кодов произвольной разр дности и ловытени  быстродействи , в него введены второй сдвиговьй регистр, счетчик числа разр дов, делитель частоты , триггер записи информации, дев ть элементов И, четыре элемента ИДИ, элемент задержки, триггер готовности , триггер неисправности, триггер ввода информации, выходы триггеров  вл ютс  соответственно выходом готовности, выходом неисправ- кости и выходом ввода информации преобразовател , информационные выходы которого соединены с выходами второго сдвигового регистра и выходам счетчика числа разр дов, вход син- хронизагщи которого соединен с выходом первого элемента И и первыми входами первого и второго элементов ИЛИ, вторые входы которых соединены соответственно с установочным входом преобразовател  и выходом второго элемента И, первый вход которого соединен с пр мым выходом счетчика и информационным входом триггера управлени , пр мой выход которого соединен с информационным входом триггера ввода информации и перзым входом третьего элемента И, выход которого через элемент задержки соединен с первым входом третьего элемента ИЛИ, выход которого соединен с синхровхо- дами триггера готовности и триггера неисправности, нулевой вход которого соединен с установочным входом преобразовател , входами сброса делител  частоты и триггера ввода информации и с первым входом четвертого элемента ИЛИ, второй вход которого соединен с входом съема информации преобразовател , с синхровходом триггера ввода информации и первыми входами четвертого и п того элементов И, вторые входы которых соединены соответственно с пр мым и инверсным выходами

   триггера ввода информа(у1и, выходы четвертого и п того элементов И соединены соответственно с нходом разрешени  зьвдачи счетчика числа разр дов и первыми входами шестого и седьмого элементов И, выходы которых соединены соответственно с входами разреше- выдачи первого и второго сдвиговых регистров, синхровходы которых соединены соответственно с выходами восьмого и дев того элементов И, первые входы которых соединены с выходом второго элемента ИЛИ и с синхровходом делител  частоты, выход которого соединен с синхровходом триггера управлени , вторым входом третьего элемента ИЛИ и синхровходом триггера записи информации, пр мой выход которого соединен с вторыми входами шестого и дев того элементов И, а инверсный выход триггера записи информации соединен с вторыми входами седьмого и восьмого элементов И, выход первого элемента ИЛИ соединен с нулевым входом счетчика, инверсный вход которого соединен с вторым входом первого элемента И, выход генератора импульсов соединен с вторым входом второго элемента И, выход чету вертого элемента ИЛИ соединен с нулевым входом триггера готовности, выход которого соединен с информационным входом триггера неисправности, информационный вход второго сдвигового регистра соединен г, информационным входом преобразовагел , выход п того .элемента И соединен с вторым входом третьего элемента И.

   Редактор К.Во ощук

   Составитель М.Аршавский

   Техред О.ГортвайКорректор М.Демчик

   Заказ 2990/58Тираж 816Подписное

   ВНИИПИ -Государственного ко1читета СССР

   по делам изобретений и открьггий 113035, Москва, Ж-35, Раушска  наб„, д. 4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , А