RU1774342C

RU1774342C - Устройство дл сопр жени группы абонентов с каналом св зи

Info

Publication number: RU1774342C
Application number: SU904795023A
Authority: RU
Inventors: Валерий Владимирович Дорошенко; Сергей Тимофеевич Каленик; Василий Михайлович Ларин; Виктор Петрович Обрученков
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1990-02-21
Filing date: 1990-02-21
Publication date: 1992-11-07

Abstract

Изобретение относитс к вычислительной технике, в частности к средствам передачи информации, и может быть использовано в системах управлени дл организации оперативного обмена данными между абонентами и ЭВМ. Цель изобретени - повышение быстродействи подключени абонентов к каналу св зи путем организации параллельных во времени циклов опроса содержимого буферов абонентов и передачи пакетов сообщений от них и снижение вследствие этого задержки передачи пакетов. Цель достигаетс тем, что в устройство, содержащее группу буферных регистров, группу реверсивных счетчиков, два регистра сдвига, группу регистров, группу элементов сравнени , три элемента ИЛИ и элемент задержки, введены элемент И, триггер и два элемента задержки. Введение независимых циклов опроса длин очередей и передачи пакетов из буферных регистров требуют исключени возникновени сост заний при одновременных записи и считывании информации о длине очереди в регистр группы. Это достигаетс подачей на смнхровходы регистров сдвига последовательностей тактовых импульсов , сдвинутых относительно друг друга на полупериод следовани . 1 ил. СО с

Description

Изобретение относитс к вычислительной технике, в частности к средствам передачи информации, и может быть использовано в системах управлени объектами широкого назначени дл организации оперативного обмена между информационными источниками и ЭВМ.

Известно устройство 1 дл передачи сообщений о канал св зи, содержащее группу буферных регистров, группу элементов сравнени и элемент задержки, причем выходы буферных регистров образуют выход устройства дл подключени к каналу св зи, информационные выходы буферных регистров образуют группу входов устройства дл подключени к информационным выходам соответствующих абонентов.

Недостатком данного устройства вл етс то, что анализ и выбор буферных регистров , из которых передаетс сообщение, и передача сообщений в канал св зи ведутс дл каждого сообщени индивидуально. Это приводит к высоким удельным затратам времени на передачу одного сообщени , к большой задержке передачи готовых сообщений и низкому коэффициенту использовани пропускной способности канала св зи.

VI

2

СА) Ю

Наиболее близкими по технической сущности к изобретению следует считать устройство 2, содержащее группу буферных регистров, группу реверсивных счетчиков , два регистра сдвига, группу регистров, элемент задержки, группу элементов сравнени , три элемента ИЛИ.

Недостатком данного устройства вл етс низкое быстродействие при подключении абонента к каналам св зи, обусловленное тем, что циклы опроса содержимого реверсивных счетчиков группы и циклы передачи пакетов из буферных регистров чередуютс во времени. Суммарную задержку пакетов при передаче гЈ можно выразить следующей формулой:

+T1

(1)

где TO - задержке пакета, обусловленна необходимостью определени всех предыдущих буферных регистров, длина очереди в которых превышает К, и передачей пакетов из них;

TI - длительность цикла опроса содержимого реверсивного счетчика.

Коэффициент использовани пропускной способности каналов св зи tj при этом можно определить из формулы

Т2

Ti +Т2

100%,

(2)

где Т2 - длительность цикла передачи пакетов из всех буферных регистров, длина очереди в которых не менее К.

Цель изобретени - повышение быстродействи подключени абонента к каналам св зи путем организации параллельных во времени циклов опроса содержимого реверсивного счетчика и передачи из буферных регистров.

Цель достигаетс тем, что в устройство, содержащее группу буферных регистров, группу реверсивных счетчиков, два регистра сдвига, группу регистров, группу элементов сравнени , три элемента ИЛИ, элемент задержки, введены элемент И, триггер, два элемента задержки, причем установочный вход триггера соединен с выходом первого элемента ИЛИ, пр мой выход триггера соединен с первым входом элемента И и с входом второго элемента задержки, выход которого соединен с входом сброса триггера , второй вход элемента И соединен с выходом третьего элемента задержки, вход которого соединен с синхровходом устройства , выход элемента И соединен с синхровходом второго регистра сдвига, последний

разр д группы информационных входов первого регистра сдвига соединен с информационным входом первого регистра сдвига , установочный вход второго регистра

сдвига соединен с входом начальной установки устройства.

Введение вышеуказанных элементов и изменение св зей между ними позвол ют придать устройству новое свойство, а именно параллельность и независимость выполнени во времени циклов опроса содержимого реверсивных счетчиков и передачи пакетов сообщений из буферных регистров . Благодар этому свойству

уменьшаетс задержка передачи пакетов сообщений и увеличиваетс коэффициент использовани пропускной способности канала св зи. При этом цикл записи в регистры значений длин очередей из реверсивных

счетчиков и цикл считывани из них информации в элемент сравнени происход т независимо друг от друга, задержка передачи пакета сообщений т согласно формуле (1) определ етс только значением Г0, коэффициент использовани пропускной способности каналов св зи из выражени (2) возрастет до 100%.

Оценим выигрыш, который достигаетс при использовании предлагаемого устройства . Дл опроса всех буферных регистров один раз и передачи готовых пакетов от них в прототипе необходимо предварительно записать в регистры группы значение длины очередей. Таким образом, временные затраты составл ют Ti+T2. В предлагаемом устройстве затраты сведутс лишь к Та, так как запись значений длин очередей из реверсивных счетчиков в регистры группы происходит независимо от цикла считывани этих значений в соответствующие элементы сравнени , Абсолютный выигрыш состоит Ti, а относительный можно определить из формулы

1

Ti

Ti+T2

100%.

(3)

В реальных системах передачи информации в группу вход т несколько дес тков

абонентов , частота следовани синхроимпульсов ,1-1 кГц, среднее врем дл передачи пакетов из одного буферного регистра мс. Примем, что , кГц, мс, готовы передать пакеты

п

TJ- абонентов, тогда из выражени (3)

g Ti+T2

100%

20 10

-з

10 3 + -5

100% 28.5%

10

Таким образом, свойство предлагаемого устройства, обусловленное его отличительными признаками, не совпадает со свойствами прототипа и определ ет получение положительного эффекта в виде увеличени быстродействи подключени абонента к каналу св зи, снижа тем самым задержку передачи пакетов и увеличива коэффициент использовани пропускной способности каналов св зи.

На чертеже приведена функциональна схема устройства.

Устройство содержит группу буферных регистров 1, группу реверсивных счетчиков 2, регистры 3 и А сдвига, группу регистров 5, группу элементов 6 сравнени , третий, первый и второй элементы ИЛИ 7, 8 и 9, три элемента 10, 11 и 12 задержки, элемент И 13, триггер 14. Выходы буферных регистров группы образуют выход устройства дл подключени к информационному входу канала св зи. Информационные входы буферных регистров образуют группу входов устройства дл подключени к информационным выходам соответствующих абонентов группы и соединены с входами управлени увеличением счета соответствующих реверсивных счетчиков группы. Синхровход первого регистра сдвига соединен с синх- ровходами буферных регистров группы и вл етс синхровходом устройства. Установочный вход первого регистра сдвига вл етс входом начальной установки устройства. Синхровходы реверсивных счетчиков 2 группы соединены с соответствующими разр дами группы информационных выходов первого регистра сдвига. Выходы реверсивных счетчиков 2 группы соединены с информационными входами соответствующих регистров группы , входы записи которых соединены с соответствующими разр дами группы информационных выходов второго регистра сдвига. Последний разр д группы информационных входов последнего соединен с информационным входом второго регистра сдвига. Выходы регистров 5 группы соединены с входами соответствующих элементов сравнени группы, выходы Не равно которых соединены с группой зходов первого элемента ИЛИ. Выход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента задержки. Вход элемента задержки соединен с выходом

третьего элемента ИЛИ, группа входов которого соединена с выходами Равно соответствующих элементов сравнени группы, с входами управлени уменьшени счета со- ответствующих реверсивных счетчиков группы и с входами считывани соответствующих буферных регистров группы. Выход второго элемента ИЛИ соединен с установочным входом триггера, пр мой выход которого соединен с первым входом элемента И и с входом второго элемента задержки, выход которого соединен с входом сброса триггера. Второй вход элемента И соединен с выходом третьего элемента задержки,

вход которого соединен с синхровходом устройства . Выход элемента И соединен с синхровходом второго регистра сдвига. Последний разр д группы информационных входов первого регистра сдвига соединен с

информационным входом первого регистра сдвига. Установочный вход второго регистра 4 сдвига соединен с входом начальной установки устройства.

Третий элемент 12 задержки служит дл

задержки на полупериод следование последовательности синхроимпульсов, из которой формируютс синхроимпульсы дл второго регистра сдвига. Триггер 14 и второй элемент 11 задержки служат дл сохранени информации в течение интервала

Гз ( - Т Гз Т, где Т - период следовани

синхроимпульсов) о приходе импульса окончани передачи пакета из предыдущего буферного регистра. Величина задержки второго элемента задержки равна Гз. Элемент И 13 формирует синхроимпульсы дл второго регистра 4 сдвига.

Описание дополнительных элементов , введенных в устройство, широко представлено в научно-технической литературе . Остальные элементы могут быть конструктивно выполнены аналогично описанным в прототипе.

Устройство работает следующим образом .

Первоначально на вход начальной установки подают 1, устанавлива Б 1 первый и второй регистры 3 и 4 сдвига. Сообщение,

подлежащее передаче, поступает на информационный вход соответствующего буферного регистра. Запись сообщени в буферном регистре 1 осуществл етс по сигналам, поступающим с синхронизирующего входа устройства , и сигналу записи. Сигнал записи поступает одновременно на вход записи буферного регистра 1 и суммирующий вход реверсивного счетчика 2, в результате чего его содержимое увеличиваетс на единицу.

Считывание информации из буферного регистра 1 осуществл етс пакетами по К (К 2:1) сообщений по сигналу считывани , поступающему с выхода Равно соответствующего элемента 6 сравнени . Одновременно импульс считывани поступает на вычитающий вход реверсивного счетчика 2, в результате чего его содержимое уменьшаетс на К единиц. Таким образом, содержимое реверсивного счетчика 2 соответствует длине очереди ожидающих передачи сообщений .

Считывание содержимого реверсивного счетчика 2 в соответствующие регистры 5 осуществл етс по сигналам считывани , поступающим с соответствующих выходов регистра 3 сдвига. Функционирование регистров 3 сдвига происходит под воздействием синхросигналов, поступающих с синхровхода устройства. Под воздействием синхроимпульсов импульс считывани (логическа Г, предварительно записанна в регистры 3 и 4 сдвига) последовательно перемещаетс из одного разр да в другой и после прохождени старшего разр да попадает вновь в самый младший, начина новый цикл опроса содержимого реверсивных счетчиков 2.

Из регистра 5 цифровое служебное сообщение , соответствующее длине очереди сообщений в соответствующем буферном регистре 1, считываетс в соответствующий элемент 6 сравнени .

Элемент 6 сравнени осуществл ет сравнение длины М соответствующей очереди с порогом, равным числу сообщений К в пакете. Если , то с выхода Равно элемента 6 сравнени поступает логическа 1 на вход считывани соответствующего буферного регистра 1 и вычитающий вход реверсивного счетчика 2, а также через элементы ИЛИ 7 и 9, элемент 10 задержки, триггер 14 и элемент И 13 на синхровход регистра 4 сдвига. Врем задержки в элементе 10 задержки равно Н+КТС, где К - число сообщений в пакете; Тс - врем передачи одного сообщени ; Н - временные затраты на передачу пакета. Элементы ИЛИ 7-9 служат дл разв зки цепей. С выхода третьего элемента 12 задержки на второй вход элемента И поступают задержанные на полпериода синхроимпульсы. Триггер 14 с элемента 11 задержки хранит на первом входе элемента И в течение тз информацию О приходе импульса окончани передачи пакета . В момент прихода задержанного синхроимпульса на второй вход элемента И на его выходе формируетс синхроимпульс дл второго регистра сдвига, в результате логические 1 перемещаютс в нем с запаздыванием на полупериод. Это необходимо дл исключени сост заний, которые могут иметь место при одновременной записи информации в регистр и считывании из него же в соответствующий элемент задержки.

В результате подачи сигнала на синхровход регистра 4 сдвига инициируетс его следующий выход и производитс сравне0 ние с порогом содержимого следующего регистра 5. Так продолжаетс до тех пор, пока не инициируетс последний разр д регистра 4 сдвига, после чего логическа 1 попадает вновь в первый разр д и цикл

5 сравнени содержимого регистров 5 с порогом и передача пакетов из буферных регистров , очередь в которых превышает К, повтор етс .

Если , то с выхода Не равно эле0 мента б сравнени импульс поступает через элементы ИЛИ 8 и 9. триггер и элемент И на синхровход регистра 4 сдвига и инициирует его следующий выход.

Таким образом, устройство реализует

5 одновременно цикл опроса содержимого реверсивных счетчиков, цикл автоматического выбора тех буферных регистров, длина очереди в которых превышает К, и передачу пакета сообщений от них. При

0 этом циклы не завис т друг от друга, тем самым исключаетс задержка в передаче пакетов, обусловленна необходимостью предварительно записать длину очередей буферных регистров в регистры 5.

Claims

5 Формула изобретени

Устройство дл сопр жени группы абонентов с каналом св зи, содержащее группу буферных регистров, группу реверсивных счетчиков, два регистра сдвига, группу реги0 строе, группу элементов сравнени , три элемента ИЛИ и первый элемент задержки, причем выходы буферных регистров группы образуют выход устройства дл подключени к информационному входу канала

5 св зи, информационные входы буферных регистров образуют группу входов устройства дл подключени к информационным выходам соответствующих абонентов группы и соединены с входами

0 управлени увеличением счета соответствующих реверсивных счетчиков группы, синхровход первого регистра сдвига соединен с синхровходами буферных регистров группы и вл етс синхровходом

5 устройства, установочный вход первого регистра сдвига вл етс входом начальной установки устройства, синхровходы реверсивных счетчиков группы соединены с соответствующими разр дами группы информационных выходов первого регистpa сдвига, выходы реверсивных счетчиков группы соединены с информационными входами соответствующих регистров группы , входы записи которых соединены с соответствующими разр дами группы информационных выходов второго регистра сдвига, последний разр д группы информационных входов которого соединен с информационным входом второго регистра сдвига, выходы регистров группы соединены с входами соответствующих элементов сравнени группы, выходы Не равно которых соединены с группой входов первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, вход которого соединен с выходом третьего элемента ИЛИ, группа входов которого соединена с выходами Равно соответствующих элементов сравнени группы, с входами управлени уменьшени счета соответствующих реверсивных счетчиков группы и с входами считывани соответствующих буферных регистров , группы, отличающеес тем, что, с целью повышени быстродействи подключени абонентов к каналу св зи, в него

введены элемент И. триггер, второй и третий элементы задержки, причем выход второго элемента ИЛИ соединен с установочным входом триггера, пр мой выход которого соединен с первым входом

элемента И и с входом второго элемента задержки, выход которого соединен с входом сброса триггера, второй вход элемента И соединен с выходом третьего элемента задержки, вход которого соединен с синхровходом устройства, выход элемента И соединен с синхровходом второго регистра сдвига, последний разр д группы информационных входов первого регистра сдвига соединен с информационным входом первого регистра сдвига, установочный вход второго регистра сдвига соединен с входом начальной установки устройства.