RU1789986C - Устройство дл сопр жени разноскоростных вычислительных устройств - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть применено дл  организации обмена информацией между вычислительными устройствами, работающими с разной скоростью в высоконадежных системах. Целью изобретени   вл етс  увеличение быстродействи  -и повышение надежности передачи информации. Поставленна  цель достигаетс  подачей в ЦВМ разрешающих сигналов с регистра требовани  обмена после окончани  циклов записи и считывани  соответственно, позвол ющих сократить задержки времени между очередными сеансами записи (считывани ) массивов информации. Эти же сигналы поступают на коммутаторы дл  открыти  соответствующих входов и предотвращени  возможности одновременной записи и считывани  информации из блока пам ти 13 со стороны ЦВМ и абонента, тем самым преп тству  искажению информации и повыша  надежность передачи информации. Устройство содержит блок пам ти, счетчики записи и считывани , реверсивный счетчик, группы элементов И, элементы задержки, триггеры, дешифратор нул , группу элементов ИЛИ, регистр, элементы И, ИЛИ, НЕ, двухразр дный регистр, коммутаторы, регистр требовани  обмена. 4 ил. 6

Description

Изобретение относитс  к вычислительной технике и может найти применение дл  организации обмена информацией между вычислительными устройствами, работающими с разной скоростью.

Известно устройство дл  сопр жени  разноскоростных устройств, содержащее первый триггер, первый и второй элементы задержки, блок пам ти, реверсивный счетчик , дешифратор нул  счетчики считывани  и записи, две группы элементов И, группу элементов ИЛИ, выходы которых соединены с адресным входом блока пам ти, а первые и вторые входы элементов ИЛИ группы соединены соответственно с выходами элементов И первой и второй групп, первые входы элементов И первой группы соединены с выходами соответствующих разр дов счетчика записи, вторые входы элементов И; первой группы объединены между собой и соединены с входом первого элемента задержки , счетным входом счетчика записи с суммирующим входом реверсивного счетчика , вычитающий вход которого соединен со счетным входом счетчика считывани , с входом второго элемента задержки и с первыми входами элементов И второй группы, выход реверсивного счетчика соединен с входом дешифратора йул , а вход считывани  устройства соединен с первым входом первого

VJ

00

ч

$

а

триггера, выходы первого и второго элементов задержки соединены соответственно с входами записи и считывани  блока пам ти, выход которого  вл етс  информационным выходом устройства, выход счетчика считывани  подключен к вторым входам элементов И второй группы. Кроме того, в устройство введены регистр, второй и третий триггеры; два элементы НЕ, третий и четвертой элементы задержки и элемент И, первый и %% рой вх6дыкоторого соединены соответственна с в;ыходом дешифратора ну-. л  и выходом первого триггера, второй вход которого подключен к выходу третьего элемента задержки, вход которого соединен с выходом второго элемента задержки, а вход записи устройства соединен с первым входом второго триггера и с входом стробиро- вани  регистра, информационный вход которого  вл етс  информационным входом устройства, а выход регистра подключен к информационному входу блока пам ти, выход элемента И подключен к первому входу третьего триггера, второй вход которого соединен с выходом второго триггера , а первый и второй выходы третьего триггера соединены соответственно с входами первого и второго элементов НЕ, выходы которых подключены к входам второго и первого элементов задержки, выход которого Ьоёдинен с вторым входом второго триггера. . v. . ,. ,.: .

; Анализ рабо.тьТ рассматриваемого устройства показ ыЖет, что вычислительный процесс в части обмена высокоскоростного устройства (ЦВМ) необходимо строить таким образом, чтобы очередной сеанс передачи информации из ЦВ М в низкоскоростное устройство (абонент) проводилс  после гарантированного времени приема информации абонентом. В противном случае возможна потер  или искажение массива передаваемой информации при попытке ее записи до момента окончани  считывани .: , .

Таким образом, недостатками данного устройства  вл ютс  низка  скорость обмена й§-за времени ожидани  .между сеансами обмена и недостаточна  надежность передачи информации из-за возШ йЪстгйГ её потери 1Мй искажени  При попытке записи..

Целью изобретени   вл етс  увеличение быстродействи  и повышение надежности передачи информации.

Поставленна  цель достигаетс  тем, что в устройство дл  сопр жени  по а.с, № 1183975 введены первый, второй, третий элементы ИЛИ, элемент НЕ, п тый элемент задержки, двухразр дный регистр, п тый

триггер, четвертый триггер, регистр требовани  обмена, сигналы Есть информаци  и Запись информации, два коммутатора, причем управл ющие входы третьей и четвертой групп коммутаторов соединены с первым и вторым выходами двухразр дного регистра, первый вход которого соединен с выходом дешифратора нул , второй вход соединен с первым входом третьего элемента

ИЛИ и с пр мым выходом п того триггера, третий .вход управлени  соединен с первым выходом ЦВМ, третий и четвертый выходы нулевого и первого разр дов регистра соединены соответственно с первым и вторым

5 входами ЦВМ, синхровход п того триггера соединен с выходом п того элемента задержки , установочный вход соединен с инверсным выходом четвертого триггера, установочный вход которого соединен с вы0 ходом первого элемента ИЛИ и входом п того элемента задержки, синхровход четвертого триггера соединен с выходом элемента НЕ, вход которого соединен с выходом четвертого элемента задержки, уп5 равл ющий вход четвертого триггера соединен с инверсным выходом п того триггера, первый и второй входы первого и второго элементов ИЛИ соединены попарно с управл ющими входами устройства за0 писи (чтени ) от ЦВМ и соответствующими входами записи (чтени ) от абонента, которые соединены с первой и второй группами управл ющих входов коммутаторов, пр этом выходы первого и второго элементов

5 ИЛИ соединены с выходами первого и второго триггеров соответственно, первый выход двухразр дного регистра соединен с вторым входом счетчика считывани  м ато- рым входом четвертого элемента ИЛИ, вто0 рой выход - с вторым входом счетчь-ка записи, а выход четвертого элемента ИЛИ соединен с первым входом регистра требовани  обмена, второй, третий и четвертый входы управлени  которого соединены с

5 вторым, третьим и четвертым выходами ЦВМ соответственно, выход регистра требовани  обмена  вл етс  сигнальным выходом устройства, информационный выход блока пам ти соединен с информационны0 ми входами коммутаторов, информационный вход электронного регистра соединен с информационными выходами коммутаторов .

Положительный эффект достигаетс  по5 дачей в ЦВМ разрешающих сигналов с регистра требовани  обмена после окончани  циклов записи и считывани  соответственно , позвол ющих сократить задержки времени между очередными сеансами записи (считывани ) массивов информации. Эти же

сигналы поступают на коммутаторы дл  открыти  соответствующих входов и предотвращени  возможности одновременной записи и считывани  информации из блока пам ти со стороны ЦВМ и абонента, тем самым преп тству  искажению информации и повыша  надежность передачи информации .

На фиг. 1 и 2 представлена функциональна  схема предлагаемого устройства.

Устройство содержит элементы пам ти 1 группы, элементы И 2 группы, второй элемент задержки 3, счетчик считывани  4, реверсивный счетчик 5, первый триггер 6, первый элемент задержки 7, счетчик записи 8, дешифратор нул  9, элементы И 10 второй группы, элементы И 11 первой группы, элементы ИЛИ 12 группы, блок пам ти 13, первый 14, второй 15 управл ющие входы блока пам ти 13, адресный вход 16 блока пам ти 13, второй триггер 17, регистр 18, элемент И 19, четвертый 20 и третий 21 элементы задержки, третий триггер 22, выполненный на элементах И-НЕ 23 и 24, первый 25 и второй 26 элементы НЕ, двухразр дный регистр 27, инвертор 28, первый элемент ИЛ И 30, второй элемент ИЛИ 31, коммутаторы 32, 33, которые могут быть выполнены на ИМС 533КП11, п тый элемент задержки 34, четвертый триггер 35, п тый триггер 36, регистр требовани  обмена 37, третий элемент ИЛИ 38, управл ющие входы 39, 40 записи (чтени ) от ЦВМ, соединенные с первой группой управл ющих входов коммутаторов 32,33, причем вход 39 соединен также с выходом 54 выдачи сигнала Есть информаци  в абонент, управл ющие входы 41, 42 записи (чтени ) от абонента, соединенные с второй группой управл ющих входов коммутаторов, причем вход 41 соединен также с выходом 55 выдачи сигнала Запись информации в ЦВМ, двунаправленные информационные входы 43, 44 коммутаторов , сигнальный выход устройства 45, св занный с сигнальным вводом ЦВМ, информационные входы 46, W7 коммутаторов , св занные с информационным выходом блока пам ти 13, информационные выходы 48, 49 коммутаторов, св занные с входом регистра 18, треть  группа управл ющих входов 50, 51 коммутатора 33, четверта  группа управл ющих входов 52, 53 коммутатора 32, причем вход регистра 18 соединен с информационными выходами 48 49 коммутатора 32, 33, выход которого соединен с управл ющим входом 15 блока пам ти 13, первый управл ющий вход 14 которого соединен с выходом второго элемента задержки 3 и третьего элемента задержки 21, адресный вход 16 блока пам ти

13 соединен с выходом элементов ИЛИ 12 группы, входы которых соединены с выходами элементов И 10 второй группы и выходами элементов И 11 первой группы, входы 5 элементов И 11 первой группы соединены с выходом счетчика записи 8, выходом второго элемента НЕ 26, вход которого соединён с выходом элемента И-НЕ 24, вход щего в состав третьего триггера 22, первый вход

0 которого соединен с выходом второго триггера 17, первый вход которого соединен с выходом второго элемента ИЛИ 30, первый и второй вход которого соединены с управл ющими входами 39, 41 соответственно,

5 вход первого элемента задержки 7 соединен с выходом второго элемента НЕ 26, а выход соединен с вхоДбм четвертого элемента задержки 20, вход которого соединен с вторым входом второго триггера 17 и вхо0 дом инвертора 28, второй вход регистра 18 соединен с выходом первого элемента ИЛИ 30, первый вход первого триггера б соединен с выходом второго элемента ИЛИ 31, первый и второй входы которого соединены

5 с информационными входами 40 и 42 соответственно , выход второго элемента ИЛИ 31 соединен с первым входом первого триггера , второй вход которого соединен с выхо- дом третьего элемента задержки 21, вход

0 которого соединен с выходом второго элемента задержки 3, выход первого триггера 6 соединен с выходом дешифратора нул  9, выход элемента И 19 соединен с входом элемента И-НЕ 23, выход которого соеди5 нен с входом первого элемента НЕ 25, выход которого соединен с входом второго элемента задержки 3, первым входом реверсивного счетчика 5, а также с первым входом счетчика считывани  4, выход которого сое0 динен с входами элементов И 10 второй группы, второй вход счетчика считывани  соединен с вторым выходом двухразр дного регистра 27, соединенным также с третьей группой управл ющих входоё ком5 мутатора 33, второй вход регистра 27 соединен с выходом дешифратора нул  9, а первый выход соединен с четвертой группой управл ющих входов коммутатора 32, первый вход регистра 27 соединен с пр 0 мым выходом п того триггера 36, третий вход 58 управлени  регистра 27 соединен с первым выходом ЦВМ, третий 56 и четвертый 57 выходы которого соединены с первым и вторым входами ЦВМ, инверсный

5 выход п того триггера соединен с управл ющим входом четвертого триггера 35, синх- ровход которого соединен с выходом инвертора 28, вход которого соединён с выходом четвертого элемента задержки 20, а

установочный вход четвертого триггера 35

соединен с выходом первого элемента ИЛИ 30 и входом п того элемента задержки 34, выход которого соединен с синхровходом п того триггера 36, установочный вход которого соединен с инверсным выходом чет- вертого триггера 34, пр мой выход п того триггера 36 соединен с первым входом четвертого элемента ИЛИ 38, второй вход которого соединен с вторым выходом регистра 27, выход четвертого элемента ИЛИ 38 сое- дииен с первым входом регистра требовани  обмена 37, второй, третий и четвертый выходы управлени  которого соединены соответственно с вторым, третьим и четвертым выходами ЦВМ, выход регистра 37 соединен с сигнальным выходом устройства 45., ..,:.-;..--v. .-.: .,-,; -:

Устройство может работать в четырех режимах: режим записи информации из абонента в блок пам ти, режим считывани  информации из блока пам ти в ЦВМ, режим записи информации из ЦВМ в блок пам ти, режим считывани  информациимз блока пам ти в абонент.

Устройство работает следующим обра- зом. ,;.,. . ;...; , - .-., - В исходном состо нии счетчики 4 и 8, реверсивный счетчик 5, триггеры 6, 17, 35, 36 обнулены, на адресном входе 16 блока пам ти 13 находитс  потенциал, соответст- вугощий нулю, на выходе дешифратора нул  находитс  запирающий потенциал. На управл ющих входах 40, 39,41,42 устройства, соединенных q первой м второй группами управл ющих входов коммутаторов 32, 33, нет управл ющих сигналов, на информационных входах устройства 43,44 нет информации . :: ., ; . .

Управл ющей сигнал на запись информации из абонента поступает на управл ю- щий вход устройства, соединённый с первой группой управл ющих входов коммутаторов , по которому коммутатор 32 подключает информационный вход 44 на информационный выход 49, а также через элемент ИЛИ 30 подаетс  на вход триггера 17 и устанавливает Wo; в единичное состо - ние, означающее запрос на запись информации в блок пам ти 13. Информаци  на вход регистра 1.8 ЛЬступает с информацией- ного выхода 49 коммутатора 32. Запрос на запись высоким потенциалом поступает на вход триггера 22 и, если к этому моменту на первом входе данного триггера отсутствует запрос на считывание, на его втором выходе устанавливаетс  низкий потенциал, а на выходе элемента НЕ 26 - сигнал записи, по которому информаци  переписываетс  из регистра 18 в блок пам ти 13 по нулевому адресу. Код адреса, по которому происхо-

дит запись, подаетс  на вход 16 блока пам ти 13с выхода счетчика & через элементы И 11. Длительность сигнала записи на входе 15 блока пам ти 13 определ етс  элементом задержки 20, По сн тию сигнала записи запись слова в блок пам ти 13 завершаетс , содержимое счетчика 8 и реверсивного счетчика 5 увеличиваетс  на единицу, на выходе элемента НЕ 28 по вл етс  сигнал. Цикл обслуживани  запроса записи одного слова повтор етс  в соответствии с количеством слов в массиве. Параллельно управл ющий сигнал на запись с выхода элемента ИЛИ 30 поступает на вход элемента задержки 34 и установочный вход триггера 35, который сбрасывает данный триггер, на инверсном выходе его и соответственно на установочном входе триггера 36 по вл етс  сигнал, который снимает триггер 36 со сброса. На синхровходе триггера 36 импульс запуска по вл етс  через врем , определ емое элементом задержки 34. Если до прихода этого импульса на синхровход триггера 35 поступает импульс сброса с выхода элемента НЕ 28, то триггер 35 устанавливаетс  в 1, на его инверсном выходе по вл етс  О и триггер 36 сбрасываетс , сигнал конца обмена массива на его выходе не формируетс . При отсутствии сигнала сброса с выхода элемента НЕ 28 триггер 36 запускаетс  импульсом запуска с выхода элемента задержки 34 и на выходе триггера 36 формируетс  сигнал конца обмена массиве, который поступает на нулевой разр д регистра 37, на выходе которого формируетс  сигнал, который поступает на первую и вторую группу управл ющих входов коммутаторов 32, 33 и на первый вход элемента ИЛИ 38, с выхода которого поступает на вход регистра требовани  обмена 37, а также сбрасывает в О счетчик записи 8. Коммутатор 32 отключает информационный вход 44 от информационного выхода 49, подготавлива  устройство к последующему циклу считывани  со стороны ЦВМ. Схема формировани  требовани  обмена выдает сигнал об окончании записи массива информации в блок пам ти 1-3. Сигнал конца обмена формируетс  при отсутствии сигналов записи в течение временного промежутка, который в два раза превышает период следовани  сигналов записи. На этом цикл записи массива информации из абонента в устройство заканчиваетс .

Схемы регистров 37, 27 показаны на фиг. 3 и 4 соответственно. Подробное описание работы регистра 37 дано ниже. Работа регистра 27  сна из рисунка.

Цикл считывани  массива информации из устройства в ЦВМ начинаетс  после того, как ЦВМ получает) сигнал с регистра требовани  обмена 37, а затем выдает на управл ющий вход 40 устройства, соединенный со второй группой управл ющих входов коммутаторов, сигнал считывани , который подключает информационный вход 46 коммутатора 33 к информационному входу устройства 43, а также через элемент ИЛИ 31 поступает на вход триггера 6, который устанавливаетс  в 1 состо ние, означающее запрос на считывание информации из блока пам ти 13. Запрос на считывание, при наличии на первом входе элемента И 19 разрешающего потенциала с выхода дешифратора нул  9, поступает на первый вход триггера 22. Если к этому моменту на втором входе данного триггера отсутствует запрос на запись, то на его первом выходе устанавливаетс  низкий потенциал, а на выходе элемента НЕ 25 Сигнал считывани . Этот сигнал с задержкой, обеспечиваемой элементом задержки 3, поступает на вход 14 блока пам ти 13, разреша  считывание информации и выдачу ее в ЦВМ. Код первого адреса (нулевой), по которому происходит считывание, подаетс  с выхода счетчика считывани  4 через элементы И 10 группы. Длительность сигнала считывани  на входе 14 блока пам ти 13 определ етс  элементом задержки 21. По сн тию сигнала считывание слова из блока пам ти 13 завершаетс , содержимое счетчика 4 увеличиваетс /а реверсивного счётчика 5 уменьшаетс  на единицу. После считывани  последнего слова массива информации из блока пам ти 13 содержимое реверсивного счетчика 5 становитс  равным нулю, вследствие чего дешифратор нул  .9 формирует сигнал, который блокирует элемент И 19, а также поступает на первый разр д регистра 27, который формирует на своем втором выходе сигнал, который поступает на третью и четвертую группу управл ющих входов коммутаторов 32, 33 и отключает вход 43 ЦВМ от информационного выхода 46, сбрасывает в О счетчик считывани  4, а также через элемент ИЛИ 38 поступает на вход регистра требовани  обмена 37, который на своем выходе формирует сиг.нал в ЦВМ об окончании процесса считывани .

Аналогично работает устройство если сначала управл ющий сигнал на запись поступает от ЦВМ на управл ющий вход 39 устройства, соединенный с первой группой управл ющих входов коммутатора, а управл ющий сигнал на чтение поступает из абонента на управл ющий вход 42 устройства, соединенный со второй группой управл ющих входов коммутаторов.

Устранение конфликтных ситуаций и синхронизаци  обмена информацией между ЦВМ и абонентом провод тс  с помощью сигналов Есть информаци  (ЕЙ), Запись информации (ЗИ) следующим образом.

При записи информации в устройство 5 со стороны ЦВМ последн  , одновременно с сигналом Запись, выдает в абонент сигнал Есть информаци . Этот сигнал  вл етс  дл  абонента разрешением на считывание информации со стороны або- 0 нента и запретом на запись информации в устройство. Получив сигнал ЕЙ, абонент может начать считывание информации из устройства .

По окончании считывани  информации

5 из блока пам ти (БП) абонентом дешифратор О 9 записывает 1 в первый разр д регистра 27, после чего формируетс  сигнал Требование обмена. Получив этот сигнал, ЦВМ опрашивает первый и нулевой разр 0 ды регистра 27. Если в первом разр де Г, что говорит об окончании считывани  информации абонентом, ЦВМ снимает сигнал ЕЙ. Отсутствие сигнала ЕЙ сигнализирует абоненту о возможности записи информа5 ции в устройство. Логика взаимодействи  ЦВМ с абонентом закладываетс  в программно-алгоритмическое обеспечение ЦВМ и может мен тьс  в зависимости от конкретных конструктивно-экс плуатацйойны усл б1-

0 вий применени  устройства.

При записи информации в устройство со стороны абонента синхронизаци  обмена информацией происходит аналогичным образом с помощью сигнала ЗИ, приход ко5 торого в ЦВМ сигнализирует о начале записи информации в устройство от абонента и запрете записи в устройство от ЦВМ.

Описанное усовершенствование особенно эффективно в случа х, когда абонен0 ты не могут быть непосредственно подключены к мультиплексным каналам ввода/вывода ЦВМ из-за ограниченного количества линий св зи, а информаци  передаетс  не пословно, а массивами.

5 Регистр требовани  обмена 37 может работать в режимах Прерывание и Считывание . Режим считывани  информации задаетс  путем выдачи от ЦВМ сигнала Считывание, который поступает на вход R

0 триггера Маска и устанавливает его в О состо ние. В этом случае приход сигнала Требование обмена от схемы ИЛИ (38) не вызовет прохождени  сигналу в ЦВМ, а запомнитс  в триггере обмена (переведет его

5 в состо ние Г). При подаче сигнала Считывание состо ни  регистра 37 от ЦВМ последний через схему ИЛИ поступает на второй вход системы И. Если триггер Обмена установлен в состо ние 1, то на вход

ЦВМ выдаетс  сигнал Требование обмена . ;;;..,.,;.;;, .-....,,..;.. ,. ,

В случае установки триггера Маска в состо ние Г по сигналу Режим Прерывание от ЦВМ на второй вход схемы И посто нно подаетс  единичный сигнал. В этом случае приход сигнала от схемы ИЛИ (38) вызывает прохождение сигнала Прерывание на вход ЦВМ. Лини  задержки сбрасывает триггер обмена в 0й после

считывани  информации с триггера обмена .

Работа регистра Требование обмена (37) в режиме Считывание используетс 

при решении процессором задач, при которых нежелательны прерывани  вычислительного процесса. В этом случае реакци  ЦВМ на сигнал Требование обмена замедлитс , а скорость обмена с абонентами соответственно уменьшитс .

Ф о р м у л а и з о б р е т е и и   Устройство дл  сопр жений разноско- ростных вычислительных устройств, содержащее первый триггер, первый и второй элементы задержки, блок пам ти, реверсивный счетчик, дешифратор нул , счетчики считывани  и записи, две группы элементов И, группу элементов ИЛИ, выходы которых соединены с адресным входом блока пам ти , а первые и вторые входы элементов ИЛИ группу соединены соответственно с выходами элементов И первой и второй групп, первые входы элементов И первой группы соединены с выходами соответствующих разр дов счётчика записи, вторые входы элементов И первой группы объединены между собой и соединены с входом первого элемента задержки, счетным входом счетчика записи с суммирующим входом реверсивного счетчика, вычитающий вход которбго соединен со счетным входом счетчика считывани , с входом второго элемента задержки и первыми входами элементов И второй группы, выход реверсивного счетчика соединен с аходом дешифратора нул , а вход считывани  устройства соединен с первым вхбДШт«ёТрвоп51фйгТ ,твыходы первого и второго элементов задержки соединены со- ответртвенно с входами записи и считывани  блока пам ти, выход которого  вл етс  информационным выходом устройства, выход счетчика считывани  подключен к вторым входам элементов И второй группы, кроме того, в устройство введены регистр, второй и третий триггеры, два элемента НЕ, третий и четвертый элементы задержки и элемент И, пёрвьТй и второй входы которого соединены соответственно с выходом дешифратора нул  и выходом первого триггера , второй вход которого подключен к выходу третьего элемента задержки, вход KOTOp oto соединён с выходом второго элемента задержки, а вход записи устройства соединён с первым входом второго триггера и входом стробировани  регистра, информационный вход которого  вл етс  информационным входом устройства, а выход регистра подключен к информационному входу блока пам ти, выход элемента И подключен к первому входу третьего триггера , второй вход которого соединен с выходом второго триггера, а первый и второй выходы третьего триггера соединены соответственно с входами первого и второго элементов НЕ, выходы которых подключены к входам второго и первого элементов задержки , выход которого соединен с вторым входом второго триггера, отличающеес  тем, что, с целью увеличени  быстродействи  и повышени  надежности передачи информации , в него введены два коммутатора, первый, второй и третий элементы ИЛИ, элемент НЕ, п тый элемент задержки, двухразр дный регистр, четвертый и п тый триггеры , регистр требовани  обмена, причем управл ющие входы третьей и четвертой групп коммутаторов соединены е первым и вторым выходами двухразр дного регистра, первый вход которого соединен е выходом дешифратора нул , второй вход соединен е первым входом четвертого элемента И/lSrt w пр мым выходом п того триггера, третей вход управлени  соединен с первым выходом ЦВМ, третий и четвертый выходы нулевого и первого разр дов регистра соединены соответственно с первым и вторым входами ЦВМ, синхровход п того триггера соединен с выходом п того элемента задержки, установочный вход соединен е инверсным выходом четвертого триггера, установочный вход которого соединен с выходом первого элемента ИЛИ и входом п того элемента задержки, синхровход четвертого триггера соединен с выходом элемента НЕ, вход которого соединен с выходом четвертого элемента задержки, управл ющий вход четвертого триггера соединен с инверсным выходом п того триггера, первый и второй входы первого и вторйго элементов ИЛИ соединены попарно с управл ющими входами устройства за- писи (чтени ) от абонента, которые

соединены с первой и второй группами управл ющих входов коммутаторов, при этом выходы первого и второго элементов ИЛИ соединены с входами первого и второго триггеров соответственно, первый выход двухразр дного регистра соединен с вторым входом счетчика считывани  и вторым входом третьего элемента ИЛИ, второй выход - с вторым входом счетчика записи, а выход третьего элемента ИЛИ соединен с первым входом регистра требовани  обмена , второй, третий и четвертый входы управлени  которого соединены с вторым, третьим и четвертым выходами ЦВМ соответственно, выход регистра требовани  обмена  вл етс  сигнальным выходом устройства , информационный выход блока пам ти соединен с информационными входами коммутаторов, информационный вход электронного регистра соединен с информационными выходами коммутаторов.