SU1121666A1 - Устройство дл вывода информации - Google Patents
Устройство дл вывода информации Download PDFInfo
- Publication number
- SU1121666A1 SU1121666A1 SU813314491D SU3314491D SU1121666A1 SU 1121666 A1 SU1121666 A1 SU 1121666A1 SU 813314491 D SU813314491 D SU 813314491D SU 3314491 D SU3314491 D SU 3314491D SU 1121666 A1 SU1121666 A1 SU 1121666A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- inputs
- output
- elements
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРММдаИ , содержащее первый регистр, S -входы которого вл ютс информационными входами устройства, группу элементов И-НЕ, второй регистр, О - и К-входы которого подключены к D -входам первого регистра и вл ютс первым входом устройства, элемент И-НЕ, первый вход которого подключен к выходу второго регистра и вл етс первым выходом устройства , а выход элемента И-НЕ вл етс втооьм выходом устройства, о т л ичающеес тем, что, с целью упрощени устройства, в него введены элемент ИЛИ, элемент ИЛИ-НЕ, триггер и третий регистр, D -входы которого подключены к выходам первого регистра, а выходы - к соответствующим D -входам второго регистра и к первым входам элементов Й-НЕ группы, вторые входы элементов И-НЕ группы подключены к 5 -входу триггера, первому входу элемента ИЛИ-НЕ и вл ютс вторым входом устройства , выходы элементов И-НЕ группы подключены к С-входам соответствующих раэр дов первого регистра,. R-входы первого регистра соединены с R-входом второго регистра, первым входом элемента ИЛИ и вл ютс третьим входом устройства, второй вход элемента ИЛИ соединен с вторыми входами элементов И-НЕ и ИЛИ-НЕ и вл етс четвертым входом устройства , выход элемента ИЛИ-НЕ подключен к С-входу второго регистра, выход элемента ИЛИ подключен к R-входу триггера, выход которого соединен с С-входами третьего регистра и управл ющим входом второго регистра . Ф а о
Description
11 Изобретение относитс к автоматике и вьптслительной технике и пред назначено дл накоплени и вывода информации во внешние устройства« в частности, дл накоплени и вывода телеметрической информации о работоспособности узлов вычислительных устройств. Известны устройства дл вьюода информации, содержащие буферный регистр , входы которого вл ютс входа ми устройства, регистр вьщачн, выходы которого вл ютс выходами устрой ства, и схемы, обеспечивающие перепи информации из буферного регистра в регистр выдачи, вывод информации во внешние устройства и обнуление регистров устройств ft 3. Недостатками устройства вл ютс его сложность и низкое качество ра боты из-за потери информации. Наиболее близким к предлагаемому по технической сущности вл етс устройство дл вывода информации, содержащее буферную пам ть, выходы которой соединены со сдвиговым регистром , выходы сдвигового регистра соединены с входами группы элементов И, выходы которой подключены к входам узла сопр жени , выходы которого вл ютс выходами устройства, первый, второй и третий элементы И, пам ть управлени и формирователь синхроимпульсов, причем информационный вход пам ти управлени вл етс входом устройства, выходы пам ти управлени подключены к первым входам первого, второго и третьего элементов И, управл кмдему входу сдвигового регистра и вторьв4 входам элементов И группы, выходы формировател синхроимпульсов подключены к вторым входам первого, второго и третье го элементов И, выходы которых соединены с управл ющими входами буферной пам ти, сдвигового регистра и па м ти управлени t23Недостатками устройства вл ютс его сложность и повышенные аппаратур ные затраты, обусловленные необходимостью наличи в составе устройства врем задающего блока (пам ти управлени ) и формировател синхроимпульсов . Цель изобретени - упрощение устройства . Поставленна цель достигаетс тем, что в устройство дл вывода ин , 6 формации, содержащее первый регистр, 5 -входы которого вл ютс информационными вxoдa и устройства, группу элементов И-НЕ, второй регистр, J и К-входы которого подключены к )рходам первого регистра и вл ютс первым входом устройства, элемент , первый вход которого подключен к выходу второго регистра и вл етс первьм вьпсодом устройства, а выход элемента И-НЕ вл етс вторым выходом устройства, введены элемент ИЛИ, элемент ИЛИ-НЕ, триггер и третий регистр, D -входы которого подктаэчены к выходам первого ре- гистра, а выходы - к соответствующим D -входам второго регистра и к первым входам элементов И-НЕ группьи вторые входы элементов И-НЕ группы подключены к S -входу триггера, первому входу элемента Ш111-НЕ и вл ютс вторым входом устройства, выходы элементов И-НЕ группы подключены к С-входам соответствующих разр дов первого регистра, R -входы первого регистра соединены с R-входом второго регистра, первым входом элемента ИЛИ и вл ютс третьим входом устройства, второй вход элемента ИЛИ соединен с вторыми входами элементов И-НЕ и ИЛИ-НЕ и вл ютс четвертым входом устройства, выход элемента ИЛИ-НЕ подключен к С-входу второго регистра, выход элемента ИЛИ подключен к R-входу триггера , выход которого соединен с С-входани третьего регистра и управл ющим входом второго регистра. На фиг. 1 изображена функциональна схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства. Устройство дл вывода информации содержит первый регистр 1, третий регистр 2, группу элементов И-НЕ 3, второй регистр А, элемент И-НЕ 5, элемент ИЛИ б, триггер 7, элемент ИЛИ-НЕ 8, вход 9 Запрос, вход 10 Установка О, вход 11 Тактовый импульс (ТИ), вход 12 - шина нулевого потенциала, выход 13 - первый выход, выход 14 - второй выход. Устройство работает следующим образом. Информа|ц постзтает на S входь; регистра 1, запоминаетс в нем и одновременно поступает на D -входы третьего регистра 2. По сигналу 3 Запрос триггер 7 устанавливаетс в единичное состо ние, при этом сЬик сируетс информаци в регистре 2 а регистр 4 переключаетс в параллельный режим работы. Задним фронтом инвертированного сигнала Запрос производитс парал лельна перепись из всех разр дов регистра 2 в регистр 4 . По сигналам ТИ триггер 7 устанав ливаетс в нулевое состо ние и информаци в регистре 2 расфиксирует .с , а регистр 4 переключаетс в пос ледовательный режим работы. По заднему фронту инвертированных сигналов ТИ информаци выдаетс регист ром 4 последовательным кодом на пер вый -выход устройства в виде уровней напр жени или в виде импульсов, стробированных сигналами ТИ на элементе И-НЕ 5, Таким образом, дл реализации временной диаграммы устр ства используютс только сигналы синхронизации выходной информации i 6 При наличии информацш на рыходе какого-либо разр да регистра 2 по сигналу Запрос на выходе элемента из группы 3 формируетс импульсный сигнал, который задним фронтом устанавливает в О соответствующий разр д первого регистра 1. При отсутствии информации в разр де регистра 2 сигнал установга в О соответствующего разр да регистра 1 не формируетс и, таким образом, информаци , поступивша в первый регистр 1 во врем переписи в регистр 4 вьщачи сохран етс дл дальнейшей обработки в устройстве. Введение в устройство новых блоков позвол ет создать устройство вывода , работающее без потери входной информации, а также не требующее дл своей работы дополнительных синхронизируюпшх сигналов или распределителей импульсов, что значительно упрощает устройство.
Фиг.1
Фтг.г
Claims (1)
- УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ, содержащее первый регистр, S -входы которого являются информационными входами устройства, группу элементов И-НЕ, второй регистр, □ - и К-входы которого подключены к D -входам первого регистра и являются первым входом устройства, элемент И-НЕ, первый вход которого подключен к выходу второго регистра и является первым выходом устройства, а выход элемента И-НЕ является втооым выходом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены элемент ИЛИ, элемент ИЛИ-НЕ, триггер и третий регистр, D -входы которого подключены к выходам первого регистра, а выходы - к соответствующим D -входам второго регистра и к первым входам элементов И-НЕ группы, вторые входы элементов Й-НЕ группы подключены к 5 -входу триггера, первому входу элемента ИЛИ-HE и являются вторым входом устройства, выходы элементов И-НЕ группы подключены к С-входам соответствующих разрядов первого регистра, R-входы первого регистра соединены с R-входом второго регистра, первым входом элемента ИЛИ и являются третьим входом устройства, второй вход элемента ИЛИ соединен с вторыми входами элементов И-НЕ и ИЛИ-НЕ и является четвертым входом устройства, выход элемента ИЛИ-HE подключен к С-входу второго регистра, выход элемента ИЛИ подключен к R-входу триггера, выход которого соединен с С-входами третьего регистра и управляющим входом второго регистра.SU ...,1121666 >
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813314491A SU991405A1 (ru) | 1981-07-07 | 1981-07-07 | Устройство дл вывода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1121666A1 true SU1121666A1 (ru) | 1984-10-30 |
Family
ID=20968054
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813314491D SU1121666A1 (ru) | 1981-07-07 | 1981-07-07 | Устройство дл вывода информации |
SU813314491A SU991405A1 (ru) | 1981-07-07 | 1981-07-07 | Устройство дл вывода информации |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813314491A SU991405A1 (ru) | 1981-07-07 | 1981-07-07 | Устройство дл вывода информации |
Country Status (1)
Country | Link |
---|---|
SU (2) | SU1121666A1 (ru) |
-
1981
- 1981-07-07 SU SU813314491D patent/SU1121666A1/ru active
- 1981-07-07 SU SU813314491A patent/SU991405A1/ru active
Non-Patent Citations (1)
Title |
---|
1, Авторское свидетельство СССР № 651336, кл. G 06 F 3/04, 1979. 2. Авторское свидетельство СССР W 773613, кл. G 06 F 3/04, 1980 (прототип). * |
Also Published As
Publication number | Publication date |
---|---|
SU991405A1 (ru) | 1983-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1121666A1 (ru) | Устройство дл вывода информации | |
US4149258A (en) | Digital filter system having filters synchronized by the same clock signal | |
SU1751773A1 (ru) | Устройство дл управлени обменом информацией | |
SU1649533A1 (ru) | Устройство дл сортировки чисел | |
SU1485223A1 (ru) | Многоканальное устройство для ввода' информации | |
SU1156045A1 (ru) | Устройство дл синхронизации системы обмена информацией | |
SU1462291A1 (ru) | Устройство дл определени экстремальных значений последовательности чисел | |
SU1109727A1 (ru) | Устройство дл ввода информации | |
SU1481778A1 (ru) | Устройство дл сопр жени магистрали с каналом св зи | |
SU911718A2 (ru) | Селектор импульсов по длительности | |
SU869034A1 (ru) | Распределитель импульсов | |
SU1434419A1 (ru) | Устройство дл ввода информации | |
SU1725224A1 (ru) | Процессор | |
SU1633529A1 (ru) | Устройство дл мажоритарного выбора асинхронных сигналов | |
SU1714612A1 (ru) | Устройство дл обмена информацией | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
RU2063662C1 (ru) | Устройство для синхронизации асинхронных импульсов записи и считывания информации | |
SU1334150A1 (ru) | Устройство дл контрол регистра сдвига | |
SU1280631A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU538357A1 (ru) | Устройство дл преобразовани информации | |
SU913359A1 (ru) | Устройство для сопряжения 1 | |
RU1783533C (ru) | Устройство дл передачи дискретной информации | |
SU1264193A1 (ru) | Многоканальное устройство дл обмена данными микропроцессорной системы | |
SU978357A1 (ru) | Делитель частоты импульсов с регулируемым коэффициентом делени | |
SU1739492A1 (ru) | Устройство дл выделени первого и последнего импульсов в серии |