Изобретение относитс к вычислительной технике и может быть использовано в устройствах контрол и коммутации данных микропроцессорных систем с повышенной надежностью . Цель изобретени - повышение достоверности за счет мажоритарной обработки информации и контрол за напр жением. На фиг.1 представлена функциональна схема устройства, на фиг.25 функциональные схемы блока управлени , блока сравнени , коммутаторов и узла сравнени , на фиг.6 - временна диаграмма работы устройства. Устройство содержит три идентичных канала 1-3, каждый из которых содержит регистры конфигурации 4, данных 5 и ошибки 6, блок 7 управле ни , блок 8 сравнени с управл ющими входом 9, первым 10 и вторым 11 информационными входами, синхронизирующим входом 12 и первым 13, вторым 14 и третьим 15 выходами, первый 16 и второй 17 узлы сравнени с выходами 18 ненормы и выходами 19 нормы, первый коммутатор 20 с ин формационными входом-выходом 21, вх дом 22 и выходом 23, вторым 24 и первым 25 разрешающими входами, вто рой коммутатор 26 с информационньми входом-выходом 27, входом 28 и выходом 29, первым 30 и вторым 31 разрешающими входами, мультиплексор 32 . мажоритарный блок 33, первую 34, вторую 35 и третью 36 группы элемен тов И, элемент ИЛИ 37, шину 38 данны :первый 39 и второй 40 входы-выходы данных, группу 41 управл юшзнх входо объедин ющую первый 41.1 - дев тый 41.9 управл ющие входы. Блок 7 управлени (фиг.2) образуют счетчик 42, генератор 43 импул сов, триггер 44и элемент И 45. Блок 8 сравнени (фиг.З) состоит из регистра 46, демультиплексора 47,; узла 48 сравнени и элемента 49 задержки . Коммутатор (фиг.4) 20(26) содержит первый 50 и второй 51 блоки магистральных усилителей, первый 52 и второй 53 элементы И и элемент НЕ-54. Первый (второй) узел 16(17) сравнени (фиг.5) имеет операционный усилитель 55, элемент НЕ 56, первый 57 - четвертый 60 резисторы, первый 61 и второй 62 конденсаторы, первый 63 и второй 64 диоды . Регистр 4 конфигурации предназначен дл управлени мажоритарным блоком 33 в соответствии с кодом, поступающим в этот регистр через шину 38 данных с входа-выхода 40. Регистр 5 данных осуществл ет буферизацию информации, циркулирующей между микропроцессором (вход-выход 39) и внешними устройствами (входвыход 40). Регистр 6 ошибок предназначен дл фиксации кода ошибки, формируемого блоками 8,16 и 17. Блок 7 образует коды 01, 10, и 11 управлени в течение одного такта работы устройства. Блок 7 работает следующим образом . .По управл ющему сигналу, поступающему с входа 41 .5, триггер 44 устанавливаетс в единичное состо ние. При этом импульсы с генератора 43 через элемент И.45 поступают на счетный вход счетчика 42-. Так как счетчик 42 двухразр дньй, в него записываютс три тактовых импульса, после чего он обнул етс , а триггер 44 переводитс в нулевое состо ние. Блок 8 сравнивает коды на выходе мультиплексора 32 и мажоритарного блока 33 в соответствии с управл ю . щими кодами от блока 7. Блок 8 работает следующим образом . Данные от мультиплексора 32 и ма жоритарного блока 33 через входы 10 и 11 блока поступают на узел 48 сравнени . При неравенстве данных на выходе узла 48 по вл етс единич ный сигнал и поступает на информационный вход демультийлексора 47. На управл ющие входы демультиплексора 47 через вход 9 последовательн поступают коды , 10 и: 11 от блока 7. Параллельно с этим узел 48 сравнивает мажоритированные данные и данные от левого правого и своего каналов.. Таким образом, за три микротакта в регистр 46 записываютс результат сравнени мажоритированных данных и данных от двух соседних и своего ка налов. Код ошибки из регистра 46 вы даетс на выходы 13-15 блока 8. Обнуление регистра 46 осуществл етс сигналом, поступающим с управл ющего входа 12 блока через элемент 49 задержки. Длительность задержки опр дел етс временем перезаписи кода ошибки в регистр 6. Узлы 16 и 17 осуществл ют сравне ние уровней напр жени источников левого Е. и питани своего Е, правого Е каналов. |Е.«-Е,, |ЕС., .(где Ед - допустимое отклонение на- пр жени источников питани ), то фор мируетс сигнал не нормы (выходы 18) в противном случае - сигнал нормы (выходы 19). Эти сигналы разрешают передачу информации через группы 34 и 35 элементов И в другие каналы. Узлы 16 и 17 могут быть выполнены |на осноне микросхе14 1 операционного усилител А709. Коммутаторы 20 и 26 осуществл ют переключение направлени передачи ин формации. Коммутаторы работают следукицим образом. При наличии нулевого сигнала на входе 30(24) элементы И 52, 53 отKiMdTbi по инверсному входу, 193 Если Hk входе 31(25) при этом присутствует нулевой (единичный) сигнал, то единичным потенциалом с выхода элемента И53(52) открываетс блок 51(50), магистральных усилителей. Это позвол ет передавать данные с входавыхода 27 (входа 28) на выход 29 (вход-выход 27). Следовательно, при нулевом сигнале на входе 31(25) KCWмутатор 26(20) образует цепочку передачи информации с входа-выхода 40(39) в регистр 5, а при единичном сигнале на входе - цепочку передачи информации от мажоритарного блока 33 на вход-выход 40(39). Мультиплексор 32 предназначен дл передачи на вход 10 блока 8 сравнени информации от своего и соседних каналов в соответствии с кодами , поступающими на его управл к ций вход 9 с Ч4 1ходами формировател 7. Мажоритарный блок 33 осуществл ет мажоритарную обработку данных, поступающих на его входы. Элемент. ИЛИ 37 формирует сигнал ошибки вследствие несовпадени мажо- ритарных данных и данных своего канала , отклонени уровней напр жений своего, -левого и правого каналов (третий - п тый разр ды регистра 6 ошибки). Обнуление регистра 6 осуществл етс сигналом, поступающим с входа 41.9. Группы 34 и 35 элементов И служат дл управлени передачей данных в соседние каналы в зависимости от сигналов с выходов 19, 16 и 17 сравнени . . ГРУППА 36 элементов И предназначена дл управлени передачей кода ошибки на шину 38 дайных по сигналу опроса на входе 41.8. Предлагаемое устройство работает в двух основных режимах: чтени -приеа и записи-выдачи. В исходном состо нии все элементы обнулены. В регистр 4 по управл ющему сигналу с входа 41.4 записываетс код конфигурации (режима работы мажоритарного блока 33). Пусть этот КОД соответствует мажоритарной кон4 1гурации , т.е. работы по принципу 2 из , В режиме чтени -приема устройство осуществл ет передачу данных с входа-выхода 40 через пмну 38, коммутатор 26, регистр 5, мажоритарный блок 33, коммутатор 20 на вход-выход 39. (фиг.6). По сигналу на входе 41.7 в регистр 5 записываютс данные поступающие со входа-выхода 40 через шину 38 и коммутатор 26. При г этом коммутатор низкими потенциалами на входах 41.2 и 41.3 настраиваетс на прохождение данных с входа-выхода 27 через блок 51 магистральных усилителей на выход 29. Информаци с выхода регистра 5 поступает на ма жоритарный блок 33, где происходит ее мажоритирование совместно с инфо мацией, поступающей с аналогичных регистров левого и правого каналов. Зачтем эта информаци поступает на блок-8 сравнени и вход 22 коммутатора 20. Коммутатор 20 настроен на передачу, данных с входа 22 на входвыход 21 через открытый блок 51 магистральных усилителей (фиг.4). После прихода импульса на вход 41.5 устанавливаетс в единичное состо ние триггер 44, который разрешает прохождение импульсов от генератора 43 через элемент И 45 в счетчик 42 (фиг.2). Код с выхода блока 7 посту пает на мультиплексор 32 и блок 8 сравнени . Затем в течение трех мик ротактов в блоке 8 осуществл етс сравнение данных, поступающих с мажоритарного блока 33 и данных от : трех каналов, поступающих с мультиплексора 32., При этом в регистр 46 блока 8 (фиг.З) записываютс резуль таты сравнени . По сигналу на входе 41.6 осуществл етс запись кода в регистр 6 ошибки. Этим же импульсом задержанным на элементе 49, происходит обнуление регистра 46. Если при сравнении бьто обнаружено несов падение мажоритированных данных и данных от соответствующих каналов или форкируютс сигналы нёнормы УЗЛОМ 16 или 17, то в регистр 6 записываетс ненулевой код. Элемент ИЛИ 37 формирует сигнал прерывани по ненорме напр жени и несовпадению мажоритированных данных и данных от своего канала. По сигналу на входе 41.8 код ошибки из регист ра 6 передаетс на шину 38 данных дл последующего анализа. Затем по сигналу на входе 41.9 происходит обнуление регистра 6. При по в лении сигналов ненормы на выходах 18 узлов 16 и 17 блокируетс перед ча информации из регистра 5 через руппы 34 и 35 элементов И на соедние каналы. В режиме записи-выдачи устройство осуществл ет передачу данных с входавыхода 39 (от микропроцессора) через коммутатор 20 в регистр 5 и далее через мажоритарный блок 33 и коммутатор 26 на шину 38 и вход-выход 40. В этом случае на управл ющем входе 41.1 присутствует нулевой сигнал, который, поступа на вход 25 коммутатора 20, настраивает его на передачу информации с входа-выхода 21 через блок 51 магистральньпс усилителей на выход 23, а коммутатор 26 на передачу информации с входа 28 через магистральные усилители блока 50 на вход-выход 27. Далее устройство работает аналогично рассмотренному выше алгоритму. Данные записываютс в регистр 5 по сигналу на входе 41.7, затем осуществл етс их мажоритирование, контроль и вы|дача на шину 38 через указанную (цепочку. Если произошел отказ одного из каналов, то устройство продолжает работать в режиме 2 из 3. При этом сигнал ненормы (выход элемента . ИЛИ 37) от этого-канала игнорируетс . При отказе второго канала осуществл етс перестройка устройства на работу в одноканальном режиме. Дл этого в регистр 4 заноситс соответствующий код настройки. При работе в одноканальном режиме сигналы прерывани от всех каналов игнорируютс . Формула изобретени 1. Многоканальное устройство дл обмена данными микропроцессорной системы , содержащее три канала каждый из которых содержит два коммутатора, регистр данных, регистр конфигурации, блок сравнени , причем в каждом канале информационные входы-выходы первого коммутатора подключены к инфор-/ мационным входам-выходам соответствующего микропроцессора, информационные входы-выходы второго, коммутатора соединены с информационными входами регистра конфигурации и подключены к информационным входам-выходам периферийного устройства, при этом в каждом канале информационные выходы первого и второго коммутаторов соединены с информационными входами регистра данных, отличающеес тем, что, с целью повышени достоверности работы, в кахсцый из каналов введены блок упра лени , мультиплексор, регистр ошиб ки, мажоритарный блок, два узла сравнени , три группы элементов И, элемент ИЛИ, причем в каждом канале парвый управл ющий Ьход первого ком мутатора, первый и второй управл ющ входы второго коммутатора, вход установки блока управлени , синхровхо ды регистра конфигурации, регистра ошибки, блока сравнени , регистра данных, вход сброса регистра ошибки , первые входы элементов И первой группы подключены к группе управ л ющих выходов микропроцессора, вы ходы элементов И группы и выход эле мента ИЛИ подключены к информационным входам периферийных устройств, при этом выходы элементов И второй и третьей групп образуют первую и вторую группы информационных выходов каждого канала соответственно, первые и вторые группы информационных входов мультиплексора и мажоритарного блока образуют первую и вторую группы информационных входов каждого канала, первые входы первого и второго узлов сравнени объединены и подключены к шине питани своего канала, вторые входа первого и второго узлов сравнени j подключены к шинам питани соседних I каналов, при этом в каждом канале группа информационных выходов регистра данных соединена с первыми входами элементов И второй и третье групп и третьими группами информационньк входов мультиплексора и мажоритарного блока, группа стробирую щих входов которого соединена с гру пой выходов регистра конфигурации, группа информационных выходов мажоритарного блока соединена с группам информационных входов первого и вто |рого коммутаторов и с первой группой информационных входов Ьлока сравнени , втора группа информационных входов которого соединена с группой информационных выходов мультиплексора, группа управл ющих входов которого соединена с группой выходов блока управлени и третьей группой информационных входов блока сравнени , группа информационных выходов которого соединена с группой информационных входов регистра ошибок, первый, второй, третий, чет ертый и п тый выходы которого соединены с вторыми входами элементов И первой группы, первый, второй и третий входы элемента ИЛИ соединены с третьим, четвертым и п тым выходами регистра ошибок, четвертый и п тый информационные входы которого соединены с выходами несравнени первого и второго узлов сравнени соответственно , выходы сравнени которых соединены с вторыми входами элементов И второй и третьей групп соответственно , причем перва группа информационных выходов первого канала соединена с первой группой информационных входов третьего канала, втора группа информационных входов которого соединена со второй группой информационных выходов второго канала, перва группа информационньк выходов которого соединена с первой группой информационных входов первого канала, втора группа информационных входов которого соединена с второй группой информационных выходов третьего канала, перва группа информационных выходов которого соединена с второй группой информационных входов второго канала, перва группа информационных выходов которого соединена с второй группой информационных входов первого канала, причем в каждом канале второй разрешающий вход первого коммутатора подключен к шине нулевого потенциала устройства, а первые входы nepBdro и второго узлов сравнеи подключены к шине единичного отенциала канала.