SU1275776A1 - Преобразователь кода во временной интервал - Google Patents
Преобразователь кода во временной интервал Download PDFInfo
- Publication number
- SU1275776A1 SU1275776A1 SU853933502A SU3933502A SU1275776A1 SU 1275776 A1 SU1275776 A1 SU 1275776A1 SU 853933502 A SU853933502 A SU 853933502A SU 3933502 A SU3933502 A SU 3933502A SU 1275776 A1 SU1275776 A1 SU 1275776A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- code
- trigger
- switch
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и предназначено дл преобразовани цифровой информации во временной интервал. Целью изобретени вл етс повьшение быстродействи и надежности преобразовател . Импульс запуска , поступа по шине 22, разрешает 5ьщачу импульсов с, генератора 7 на счетчик 5 и одновременно через злементы И-НЕ 11 и 15 устанавливает триггер 8 в единичное состо ние при отсутствии на шине 20 управлени сигнала задержки. При сравнении кодов в регистре 1 и счетчике 5 сигнал с выхода блока 4 сравнени кодов поступает на счетчик 6, с первого вьгхода. которого через элемент 2И-ИЛИ. 13 и элемент И 14 сигнал поступает на выходную шину 24 как импульс конца преобразовани (ИКП), который через элемент ИЛИ 17 запрещает вьадачу импульсов с генератора 7,-устанавливает счетчик 5 в исходное, а триггер 8 в нулевое состо ние. При поступлении сигнала на шину 20.коммутатор подключает регистр 2, в котором записан код задержки, через блок 3 элементов (Л 2И-ИЛИ к второму входу блока 4, которьй при наличии сигнала запуска и при совпадении кода задержки с кодом счетчика 5 формирует на выходе им-. пульс. Последний с первого выхода счетчика 6 через элементы И-НЕ 12 и
Description
15 устанавливает триггер 8 в единичное состо ние, формиру на шине 23 передний фронт сигнала начала преобразовани , задержанный на врем , заданное кодом на шинах 19. Одновременно импульс с выхода счетчика 6 через элемент И-НЕ 12 и элемент НЕ 16 поступает на коммутатор 10, который
подключает регистр 1 к входу блока 4. При совпадении кодов формируетс второй импульс, поступающий на счетчик 6, с второго выхода которого сигнал ИКП через элементы 2И-ИЛИ 13 и элемент И 14 поступает на выходную пшну 23. 1 з.п. ф-лы, 5 ил.
Claims (2)
1
Изобретение относитс к автоматие и вьиислительной технике и может спользоватьс в автоматизированных системах управлени дл преобразовани цифровой информации ЭВМ во вреенной интервал, а также как самосто тельное устройство формировани рецезионной задержки импульсов.
Целью изобретени вл етс повышение быстродействи и надежности преобразовани .
На фиг. 1 изображена структурна схема преобразовател кода во временной интервал; на фиг. 2 - схема генератора импульсов; на фиг. 3 блок начальной установки; на фиг.4 - структурна схема коммутатораJ на фиг. 5 - временные диаграммы работы прес разовател .
Преобразователь кода во временной интервал содержит первый 1 и второй 2 регистры, блок 3 элементов 2И-ИЛИ, состо щий из N по числу разр дов входного кода элементов 2И-ИЛИ, 3.1 ... 3.N, блок 4 сравнени кодов, первый и второй счетчики 5 и 6 импульсов , генератор 7 импульсов, триггер 8, блок начальной установки , коммутатор 10, первый и второй элементы И-НЕ 11 и 12, элемент 2И-ИЛИ 13, элемент И 14, третий элемент И-НЕ 15, элемент НЕ 16, элемент ИЛИ 17, шины 18 входного кода, шины 19 кода задержки, шины 20-22 управлени и выходные шины 23 и 24.
Генератор 7 импульсов (фиг.2) содержит элемент И 25, эталонный генератор 26 и триггер 27.
Блок 9 начальной установки (фиг. 3) может быть вьтолнен, например, на элементе И 28, источнике напр жени питани и RC-цепочка.
Коммутатор 10 (фиг.4) содержит два элемента ИЛИ 29 и 30, два триггера 31 и 32, элемент И-НЕ 33 и элемент НЕ 34-.
Преобразователь работает следующим образом.
При включении напр жени питани блок 9 формирует короткий импульс, который устанавливает в исходное состо ниеКоммутатор 10, счетчик 5, генератор 7 и триггер 8. На первом выходе коммутатора 10 установитс низкий уровень, на втором выходе - высокий уровень, разрешающий прохождение кода числа М с регистра. 1 на вход блока 4, на третьем выходе - низкий уровень, запрещающий прохождение кода числа К с регистра 2, а на четвертом выходе - высокий уровень.
На выходе триггера 27 устанавливаетс низкий уровень, который запрещает прохождение частоты эталонного генератора 26 через элемент И 25 на , выход генератора 7.
На входы регистра 1 по шине 18 подаетс коД М преобразуемого числа, задающего длительность сигнала, а на регистр 2 по шине управлени 20 код К преобразуемого числа, задающего задержку формировани переднего фронта . Начало преобразовани определ етс импульсом Пуск, поступающим по шине 22. Импульс Пуск устанавливает в единичное состо ние триггер 32, в исходное (нулевое) состо ние счетчик 6, а через элементы И-НЕ 11 ц 15 - в единичное состо ние триггер 8 (фиг. 5f , t, т.е. формируетс передний фронт выходного сигнала
(фиг. 5Ь, t, ) на первой выходной шине 23. 3 Одновременно сигнал Пуск устанавливает триггер 27 в единичное состо ние, разреша тем самым прохож дение импульсов с выхода эталонного генератора 26 через элемент И 25 на выход генератора 7 (фиг. 55). Импуль сы с выхода генератора 7 поступают на счетный вход счетчика 5, выходной код которого сравниваетс в блоке 4 с кодом Л, поступающим с регистра 1 В момент сравнени этих кодов на выходе блока 4 по вл етс импульс (фиг. 5е, tj), который поступает на элемент И 14 и на счетный вход счетчика 6. На первом выходе счетчика 6 формируетс сигнал, который поступает на второй вход элемента И-НЕ 12, на первый вход которого подан низкий уровень с первого выхода коммутатора 10, и на третий вход элемента 2И-РШИ 13, на четвертый вход которого подан высокий уровень с четвертого выхода коммутатора 10. На выходе элемента 2И-ИЛИ 13 формируетс сигнал, поступающий, на первыйвход элемента И 14, на второй вход которого подан стробирующий сигнал с выхода блока 4, т.е. на вьгходе элемен та И 14 формируетс импульс конца преобразовани (фиг. 5д, t,) , который поступает на вторую выходную шину 24. Импульс конца преобразовани (ИКП) через элемент ИЛИ 17 устанавливает в исходное состо ние счетчик 5, генератор 7 и триггер 8, т.е на выходе устройства формируетс задний фронт выходного сигнала (фиг. 5 h , t,j). На Э.ТОМ работа преобразовател заканчиваетс . На выходе триггера 27 формируетс низкий уровень, запрещающий подачу импульсов с генератора 7 на счетный вход счетчика 5. На вьгходе триггера 8 также устанавливаетс низкий уровень (фиг, 5h , t), т.е. формиру етс сигнал, длительность которого при этом равна t МТ. ,(1) где Т - период следовани импульсов генератора. При поступлении очередного импульса Пуск работа преобразовател повтор етс . При поступлении на шину 20 управлени сигнала Задержка (фиг. 5с) триггер 31 устанавливаетс в единичное состо ние, т.е..на первом выходе 764 коммутатора 10 устанавливаетс высокий уровень, поступающий на первые входы элементов И-НЕ 12 и 2И-ИЛИ 13, а на четвертом выходе - низкий уровень, запрещающий прохождение сигналов через элемент И-НЕ t1 и третий вход элемента 2И-Ш1И 13., По импульсу Пуск, поступающему по шине 22,на вход преобразовател , триггер 32 устанавливаетс в единичное состо ние. С выхода триггера 32 высокий уровень поступает на второй вход элемента И-НЕ 33, на выходе которого формируетс низкий уровень, поступающий на второй выход коммутатора 10, а через элемент НЕ 34 на третьем выходе коммутатора 10 формируетс высокий уровень. Низкий уровень с второго выхода коммутатора 10 запрещает выдачу кода числа М с регистра 1, а высокий уровень с третьего выхода разрешает вьщачу кода числа К, определ ющего задержку формировани переднего фронта сигнала, на вход блока 4. Одновременно сигнал Пуск устанавливает в исходное состо ние счетчик бив единичное состо ние триггер 27. На выходе триггера формируетс высокий уровень , разрешающий прохождение импульсов на счетный вход счетчика 5. При совпадении кода счетчика с кодом К на выходе блока 4 формируетс импульс (фиг. 5е, t). поступающий на счетньй вход счетчика 6. На первом выходе счетчика 6 формируетс импульс, поступающий на второй вход элемента И-НЕ 12. На выходе элемента И-НЕ 12 формируетс импульс обратной пол рности, который через элементы НЕ 16 и ИЛИ 30 устанавливает триггер 32 в исходное состо ние , т.е. на выходе триггера 32 устанавливаетс низкий уровень, посту пающий на второй вход элемента И-НЕ 33. В результате на втором выходе коммутатора 10 устанавливаетс высокий уровень, разрешакнций прохождение кода числа М с регистра 1, а на третьем выходе - низкий уровень. запрещающий прохождение кода числа К с регистра 2. Одновременно импульс с выхода элемента И-НЕ 12 через элемент И-НЕ 15 устанавливает триггер 8 в единичное состо ние (фиг. 5Ь, t-), т.е. формируетс передний фронт выходного сигнала . При совпадении кода счетчика с кодом числа М на выходе блока А фо мируетс второй импульс (фиг. 5е, t поступающий на счетный вход счетчика 6, на втором выходе которого формируетс импульс, который через элемент 2И-ИЛИ 13 и И 14 по шине 24 поступает на выход (фиг. 5с},, t) как сигнал ИКП. Одновременно ИКП через . элемент ИЛИ 17 устанавливает счетчик 5, генератор 7 и триггер 8 в исходное состо ние. На выходе триггера 8 устанавливаетс низкий уровень (фиг. 5h, t ), т.е. задний фронт выходного сигнала. Длительность выходнего сигнала в данном случае равна. - (М - к)-т. При поступлении очередного импуль са Пуск работа преобразовател пов торитс и на выходе сформируетс сиг нал длительностью Х 2 Если на вход преобразовател по шине 21 управлени поступит сигнал Отмена задержки, то триггер 31 установитс в нулевое состо ние, т.е. на первом выходе установитс низкий уровень, запрещающий прохождение си налов через элемент И-НЕ 12 и второ вход элемента 2И-ИЛИ 13, а на втором выходе - высокий уровень, разре шакиций .прохождение сигналов через элемент И-НЕ 11 и третий вход элемента 2И-ИЛИ 13. Одновременно разре шаетс подача кода числа М с регист ра 1 и запрещаетс подача кода числа К с регистра 2 на вход блока 4. При поступлении импульса Пуск на .выходе преобразовател сформируетс сигнал длительностью . Таким образом, управл передачей сигналов по шинам 20 и 21 упфав лени и кодов М и К на шинах 18 и 19 на выходе устройства можно по- лучить последовательность сигналов различной длительности, а также раз личную комбинацию этих импульсов. рмула изобретени 1 .Преобразователь кода во временной интервал, содержащий генератор импульсов , выход которого соединен с первым входом первого счетчика импульсов , выходы которого соответственно соединены с первьми входами блока сравнени кодов, вторые входы которого соответственно соединены с выходами блока элементов 2И-ИЛИ, пер вые и вторые входы которого соответственно соединены с выходами первого и второго регистров, входы которых вл ютс соответственно, шинами входного , кода и шинами кода задержки,триггер , выход которого вл етс первой выходной шиной, и второй счетчик импульсов , отличающийс тем, что, с целью повьш1ени быстродействи и надежности преобразовател , в него введены коммутатор, первый , второй и третий элементы И-НЕ, элемент 2И-ИЛИ, элемент НЕ, элемент И, блок начальной установки и элемент ИЛИ, первый вход которого- объединен с первым входом коммутатора и подключен к выходу блока начальной установки, второй вход соединен с вы ходом элемента И и вл етс второй выходной шиной, а выход соединен с первый входом генератора импульсов, второй вход которого объединен с вторым входом коммутатора и первыми входами второго счетчика импульсов и первого элемента И-НЕ и вл етс шиной запуска, при этом первый вход триггера объединен с в.торЫм входом первого счетчика импульсов и подключен к выходу элемента. ИЛИ, третий и четвертый входы коммутатора, соответ ственно вл ютс первой и второй шинами управлеши , а п тый вход коммутатора подключен к выходу элемента НЕ, вход которого объединен с первым входом третьего элемента И-НЕ и подключен к выходу второго элемента И-НЕ, первый вход которого объединен с первым входом элемента 2И-ИЛИ и подключен к первому вырсоду коммутатора , а второй вход объединен с вторым входом элемента 2И-ШШ и подключен к первому выходу второго счетчик;а импульсов, второй выход которого соединен с третьим входом элемента 2И-ИЖ, выход которого соединен с первым входом элемента И, второй вход которого объединен с вторым входом второго счетчика импульсов и подключен к выходу блока сравнени кодов, причем третьи входы блока элементов 2И-ИЛИ объединены и подключены к второму выходу коммутатора , четвертые входы блока элементов 2И-ИЛИ объединены и подключены к третьему выходу коммутатора, а второй вход триггера соединен с выходом третьего элемента И-НЕ, второй
вход которого Соединен с выходом первого элемента И-НЕ, второй вход которого объединен с четвертым входом элемента 2И-ИЛИ и подключен к четвертому выходу коммутатора.
2. Преобразователь по п. 1, о т личающийс тем, что коммутатор выполнен на элементе НЕ, элементе И-НЕ, двух триггерах и двух элементах ИШ, первые входы которых объединены и вл ютс .первым входом коммутатора, вторым входом которого вл етс первый вход второго триггера , второй вход которого соединен с выходом второго элемента ИЛИ, а выход - с первым/входом элемента И-НЕ,
на 5
от 9
fg Вход22 ФигЛ
от
выход .которого подключен к входу элмента НЕ,а второй вход соединен с первым выходом первого триггера и вл етс первым выходом коммутатора вторым выходом которого вл етс выход элемента И-НЕ, третьим выходом вл етс выход г лемента НЕ, а четвертым выходом - второй выход первого триггера, первый вход которого вл етс третьим входом коммутатора , а второй вход соединен с выходом первого элемента ИЛИ, второй вход которого вл етс четвертым входом коммутатора, п тым входой коToporff вл етс второй вход второго элемента ИЛИ.
Епит 9
и Я
Фиг.З
на 12,13 на 3Jr3. на 3..ff
на //, / J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853933502A SU1275776A1 (ru) | 1985-07-26 | 1985-07-26 | Преобразователь кода во временной интервал |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853933502A SU1275776A1 (ru) | 1985-07-26 | 1985-07-26 | Преобразователь кода во временной интервал |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275776A1 true SU1275776A1 (ru) | 1986-12-07 |
Family
ID=21190570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853933502A SU1275776A1 (ru) | 1985-07-26 | 1985-07-26 | Преобразователь кода во временной интервал |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275776A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2684207A1 (fr) * | 1990-10-30 | 1993-05-28 | Teradyne Inc | Circuit interpolateur. |
-
1985
- 1985-07-26 SU SU853933502A patent/SU1275776A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 375777, кл.-Н 03 М 1/82, 1971. .Авторское свидетельство СССР 738143, кл. Н 03 М 1/82, 1977. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2684207A1 (fr) * | 1990-10-30 | 1993-05-28 | Teradyne Inc | Circuit interpolateur. |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1275776A1 (ru) | Преобразователь кода во временной интервал | |
SU849473A1 (ru) | Селектор импульсов | |
SU1416964A1 (ru) | Устройство дл инициативного ввода адреса | |
SU1262709A2 (ru) | Устройство дл контрол серий импульсов | |
SU1383473A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1691938A1 (ru) | Селектор импульсной последовательности | |
SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
SU1409957A1 (ru) | Устройство автостробировани | |
SU1385283A1 (ru) | Селектор последовательности импульсов | |
SU1727200A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1361527A1 (ru) | Распределитель импульсов | |
SU786007A1 (ru) | Устройство запрета | |
SU1718368A1 (ru) | Формирователь импульсов | |
SU444314A1 (ru) | Многопозиционный компаратор частоты следовани импульсов | |
SU921070A1 (ru) | Селектор импульсов по длительности | |
SU1449967A1 (ru) | Устройство дл допускового контрол временных интервалов | |
SU1008893A1 (ru) | Генератор последовательностей импульсов | |
SU976436A1 (ru) | Распределитель импульсов | |
SU890399A1 (ru) | Мажоритарное устройство | |
SU1324096A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
SU1030806A1 (ru) | Устройство дл моделировани процесса обслуживани за вок | |
SU1275417A1 (ru) | Устройство сопр жени с магистралью последовательного интерфейса | |
SU1334150A1 (ru) | Устройство дл контрол регистра сдвига | |
SU1525885A1 (ru) | Формирователь импульсов | |
SU1185533A1 (ru) | Цифровое фазосдвигающее устройство |