SU1531101A1

SU1531101A1 - Устройство преобразовани информации

Info

Publication number: SU1531101A1
Application number: SU874296262A
Authority: SU
Inventors: Геннадий Александрович Викторов; Леонид Павлович Коршунов; Лариса Григорьевна Коршунова; Эдуард Филипович Назаров; Виталий Иванович Святенко
Original assignee: Войсковая Часть 32103
Priority date: 1987-07-17
Filing date: 1987-07-17
Publication date: 1989-12-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано, в частности, в устройствах сопр жени ЭВМ с носителем информации. Целью изобретени вл етс расширение функциональных возможностей устройства за счет изменени пор дка следовани разр дов информации. Дл этого в устройство введены второй регистр сдвига, триггер, два элемента И. В результате обеспечиваетс преобразование информации с заданным расположением разр дов в параллельном коде в информацию с обратным расположением этих разр дов. 1 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано , в частности, в устройствах сопр жени ЭВМ о носителем информации .

Целью изобретени вл етс расширение функциональных возможностей устройства за счет изменени пор дка следовани разр дов информации.

На чертеже представлена схема устройства преобразовани информации.

Устройство преобразовани информации содержит блок 1 управлени ,регистр 2 сдвига, первый 3 и второй 4 элемен1Ъ1 И, регистр 5 сдвига и триггер 6, информационный вход 7 устройства , вход 8 синхронизации, вход 9 элемента И 4, вход 10 тактовых импульсов (ТИ) регистров, управл ющие входы 11 и 12 режимов устройства, входы 13 и 14 элементов И 3 и 4,информационный выход 15 устройства, вход 16 элемента И 4, вход 17 записи последовательного кода регистра 2, вход 18 записи параллельного кода регистра 5, управл ющий выход 19 устройства, управл ющий вход 20 регистра 5. Входы-выходы 20 соответствуют одноименным шинам.

Устройство работает следующим образом .

Из источника информации по шине 11 поступает управл ющий сигнал, по которому триггер 6 устанавливаетс в режим Сдвиг без преобразовани , при этом на шине 13 устанавливаетс блотг кируюрщй потенциал, а на шине 14 - разблокирующий. Информаци из источника информации по шине 7 по разреша- oпteмy синхронизирующему импульсу (СИ) по шине В записываетс в регистр 2 сдвига, по СИ на шине 8 также устанавливаетс в 1 триггер режима в блоке управлени ,т.е. в режим параллельноел

со

го приема информации. Задержанньй во времени в блоке 1 управлени СИ по шине 9 и далее через элемент И 4 записывает по шине 8 в старшие разр ды регистра 5 сдвига информацию, наход щуюс в регистре 2 сдвига,и запускает генератор тактовых импульсов блока 1 управлени .Число ТИ, формируемых блоком 1 управлени , определ етс потенциалом на шине 13 и дл режима Сдвиг без преобразовани равно числу бит входной информации (т). ТИ, поступающие по шине 10 на входы per гистров 2 и 5 сдвига, последовательно сдвигают записанную в регистры 2 и 5 информаг ию на m разр дов. В режиме Сдвиг без преобразовани информаци в последовательном коде с выхода регистра 2 сдвига по шине 16 на выход регистра 5 через элемент И 3 не пройдет, так как элемент И 3 по второму входу заблокирован блокирующим потенциалом шины 13 с триггера 6, С приходом очередного СИ на шине 8 и ин формации на шине 7 цикл сдвига аналогичен предыдущему. С приходом К-го

СИ, где К - отношение числа бит

m

регистра-5 сдвига к числу бит регистра 2 сдвига, запуска генератора ТИ в блоке 1 управлени не происходит, блок 1 управлени формирует в шину 19 стробирующий синхросигнал, по которому информаци с регистра 5 сдай- га по пгине 15 воспринимаетс приемником информации.

Если без источника информации управл ющий сигнал поступит на вход триггера 6 по шине 12, триггер 6 ус- тановит на шине 13 разблокирующий, а на шине 14 блокирующий потенциалы, т.е. устройство переключитс в режим Сдвиг с преобразованием, С приходом СИ на шине 8 информаци с шины 7 запи сываетс в регистр 2 сдвига. Задержанный во времени в блоке управлени СИ запустит генератор ТИ, который сформирует на шине 10 число ТИ, равное п. Эти ТИ информацию из регистра 2 сдвига последовательным кодом по шине 1Ь и далее через разблокированный по второму входу элемент И 3 и первьй вход регистра 5 сдвига сдвинут на п разр дов, т.е. информаци по первому СИ после сдвига окажетс в per гистре 5 с первого по т-й разр д.

С приходом второго СИ на шине 8 и информации на шине 7 цикл сдвига

аналогичен предыдущему, при этом при сдвиге информации с выхода регистра 2 сдвига по шине 16 в регистр 5 сдвига информаци с выхода регистра 5 сдвига по шине 17 сдвигаетс в регист 2 сдвига. В результате этого после второго цикла сдвига в регистре 5 в разр дах с 1-го по т-й находитс информаци второго СИ, а в разр дах (дН-1) по 2т - информаци первого СИ. Так как циклы сдвига аналогичны, то с приходом третьего СИ на шине 8 в регистре 5 сдвига находитс информаци : с 1-го по га-разр ды третьего СИ; с (т+1) по 2т - второго СИ; с (2m-i-1) по Зга - первого СИ.

С приходом К-го СИ в регистре 5 сдвига, начина с мпадших разр дов, находитс информаци К-го СИ, (К-1) СИ, (К-2) СИ,..., 1-го СИ, и в шину 19 формируетс стробирующий синхросигнал .

i- .

Таким образом, за счет введени дополнительного регистра, триггера и двух элементов И обеспечиваетс преобразование информации с заданным расположением разр дов в параллельном коде в информацию с обратным расположением этих разр дов, что приводит к расширению функциональных возможностей устройства.

Claims

Формула изобретени

Устройство преобразовани информации , содержащее первый регистр сдвига и блок управлени , отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет изменени пор дка следовани разр дов информации, в него введены второй регистр сдвига, триггер, первый и второй злементы И, причем выход первого элемента И соединен с входом записи последовательного кода первого регистра, выход Jвторого элемента И соединен с входом режима первого регистра,- вход приема параллельного кода которого соединен с соответствующим выходом второго регистра, выход последовательного кода которого подключен к первому входу первого элемента И, первый вход второго элемента И соединен с выходом задержанного синхроимпульса блока управлени , выход сигнала разрешени параллельной записи которого соединен

515

с соответствующими входами первого и второго регистров, вход записи , параллельного кода второго регистра вл етс информационным входом устройства , а вход записи последовательного кода соединен с соответствующим выходом первого регистра, выход параллельного кода которого вл етс информационным вьрсодом устройства, пер- вый и второй установочные входы триггера вл ютс соответствующими входами режимов преобразовани и отсутстви преобразовани информации устройства , выход триггера соединен с

01. 6

вторым входом первого элемента И и входом режима блока управлени , вход синхроимпульса блока управлени соединен с соответствующим входом второго регистра и вл етс входом синхронизации устройства, инверсный выход триггера подключен к второму входу второго элемента И, стробирующий выход блока управлени вл етс выходом сигнала съема информации устройства, выход импульсов сдвига блока управлени св зан с соответствующими входами первого и второго регистров.