SU841065A2

SU841065A2 - Устройство дл защиты пам ти

Info

Publication number: SU841065A2
Application number: SU792839076A
Authority: SU
Inventors: Геннадий Александрович Семавин; Андрей Анатольевич Обухович
Original assignee: Предприятие П/Я А-3327
Priority date: 1979-11-11
Filing date: 1979-11-11
Publication date: 1981-06-23

Description

(54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ ПАМЯТИ

1

Изобретение относитс к запоминающим устройствам.

Известно по основному авт. св. № 574774 устройство дл защиты пам ти, которое содержит датчик интервалов времени , подключенный выходом к первому входу элемента И, блок регистрации адреса, входы которого соединены соответственно с адресными шинами и выходом элемента И, последовательно соединенные дешифратор, ключевые элементы, три-ггеры, дополнительные элементы И и элемент ИЛИ, выход которого подключен ко второму входу элемента И, входы дешифратора и датчика интервалов времени соединены соответственно с адресными шинами и выходами дополнительных элементов И, причем одни из входов последних подключены к соответствующим выходам ключевых элементов 1.

Недостатком этого устройства вл етс его низка надежность, выражающа с в том, что устройство не ограничивает число обращений к закрытым чейкам пам ти. При многократном обращении к закрытым чейкам пам ти (например, при преднамеренных попытках получени доступа к закрытым чейкам пам ти) возрастает веро тность ложного срабатывани устройства, вследствие которого проис.ходит нарушение защиты.

Цель изобретени - повышение надежности устройства.

Поставленна цель достигаетс тем, что в устройство введены счетчик, элемент И-НЕ и элемент задержки, вход которого подключен к адресным шинам, а выход- к первому входу элемента И-НЕ, второй вход которого соединен с выходом элемента И, а выход - с входом счетчика, выход которого подключен к одному из входов блока регистрации адреса и к одним из входов триггеров.

На чертеже изображена функциональна схема устройства.

Устройство содержит блок 1 регистрации адреса, дешифратор 2, ключевые элементы

Claims

5 3, триггеры 4, дополнительные элементы И 5, датчик интервалов времени 6, элемент И 7, элемент ИЛИ 8, адресные шины 9, элемент 10 задержки, элемент И-НЕ 11 и счетчик 12. Вход элемента 10 задержки подключен к адресным шинам 9, а выход - к первому входу элемента И-НЕ 11, второй вход которого соединен с выходом элемента И 7, а выходс входом счетчика 12, выход которого подключей к одному из входов блока 1 и к одним из входов триггеров 4. Элемент id задержки задерживает поступление кодаадреса на элемент И-НЕ И на врем срабатывани дешифратора 2, ключевых элементов 3, дополнительных элементов И 5, элемента ИЛИ 8, элемента И 7. Элемент И-НЕ 11 предназначен дл включени счетчика 12 при неудачных попытках обращени к защищаемым чейкам пам ти. Счетчик 12 предназначен дл подсчета числа неудачных попыток обращений к закрытым чейкам пам ти и дл регистрации в блоке 1 регистрации адреса. Устройство работает следующим образом. В начальном состо нии производитс установка триггеров 4, дл чего на щины 9 подаютс коды адресов чеек пам ти, доступных данной программе. При этом на соответствующих выходах дещифратора 2 по вл ютс сигналы, которые через ключевые элементы 3 устанавливают соответствующие триггеры 4 в единичное состо ние, подготавлива тем самым срабатывание элементов И 5. Триггеры 4 в единичном состо нии определ ют допуск к соответствующим чейкам пам ти. Кодовый адрес запращиваемой чейки поступает в блок 1 и дешифратор
2. На соответствующем выходе дещифратора 2 по вл етс сигнал, который через один из выходов ключевых элементов 3 поступает на вход соответствующего элемента И 5. Если к запрашиваемой чейке пам ти разрешен допуск, то на вход этого элемента И 5 подаетс разрещающий сигнал с соответствующего триггера 4. Элемент И 5 срабатывает и через элемент ИЛИ 8 открывает элемент И 7, а также запускает датчик 6 интервалов времени . Датчик 6 формирует временной интервал , в течение которого разрещаетс допуск к запрашиваемой чейке пам ти. Этот сигнал через открытый элемент И 7 поступает в блок 1, выдаюший сигнал разрешени допуска в течение сформированного интервала времени. Одновременно с подачей кодового адреса на дешифратор 2 он поступает и на элемент 10 задержки, выходной сигнал которого подаетс на вход элемента И-НЕ 11 по истечении времени, величина которого определ етс суммой времени срабатывани дещифратора 2, ключевых элементов 3, дополнительных элементов И 5, элемента ИЛИ 8, элемента И 7. В случае обращени к закрытым чейкам пам ти сигнал на выходе элемента И 7 не подаетс , т.е. на выходе элемента И-НЕ 11 находитс положительный сигнал, включающий счетчик 12. Счетчик 12 построен таким образом, что выходной сигнал по вл етс только при достижении определенного предельного числа обращений к закрытым чейкам пам ти. Этот сигнал поступает блок 1 регистрации адреса и на триггеры 4, которые блокируют последующие обращени к чейкам пам ти. Таким образом, дл дальнейщего выполнени программы оператору ЭВМ необходимо принимать специальные рещени . В предлагаемом устройстве повыщение надежности защиты достигаетс тем, что устройство ограничивает число обращений к закрытым чейкам пам ти, уменьша тем самым веро тность ложного срабатывани устройства. , Формула изобретени Устройство дл защиты пам ти по авт. св. № 574774, отличающеес тем, что, с целью повышени надежности устройства, оно содержит счетчик, элемент И-НЕ и элемент задержки, вход которого, подключен к адресным шинам, а выход - к первому входу элемента И-НЕ, второй вход которого соединен с выходом элемента И, а выход - с входом счетчика, выход которого подключен к одному из входов блока регистрации адреса и к одним из входов триггеров. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 574774, кл. G 11 С 29/00, 1976.

«у

/.

N/

/