SU382090A1 - УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙ - Google Patents
УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙInfo
- Publication number
- SU382090A1 SU382090A1 SU1488707A SU1488707A SU382090A1 SU 382090 A1 SU382090 A1 SU 382090A1 SU 1488707 A SU1488707 A SU 1488707A SU 1488707 A SU1488707 A SU 1488707A SU 382090 A1 SU382090 A1 SU 382090A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- circuit
- circuits
- control
- parity
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Изобретение относитс к области вычислительной техники и может быть применено дл обнаружени одиночных оплибок при передаче информации в цифровых машинах.
Известно устройство дл контрол на четность передачи цифровой информации от одного устройства в вычислительной машине к другому, содержащее регистр и логические схемы «И и «ИЛИ.
К недостаткам устройств контрол данного типа относитс довольно значительный объем необходимого дл контрол оборудовани .
Целью предлагае.мого изобретени вл етс сокращение необходимого оборудовани и упрощение схемы контрол информации на четность. Согласно изобретению поставленна цель достигаетс определением логически четного числа единиц, записанных в контролируемом регистре.
Дл этого выход каждого разр да регистра, начина со второго, соединен с первыми входами соответствующих схем «И и «ИЛИ, выход каждой схемы «И соединен со входом соответствующего ключа, выход каждой схемы «ИЛИ соединен со вторыми в.ходами последующих схем «И и «ИЛИ ,и с выходом соответствующего ключа, выход первого разр да регистра соединен со вторым входом схемы «И второго разр да.
Схема предлагаемого устройства изображена на чертеже.
Выходные сигналы с триггеров /-5 регистра , информаци в котором контролируетс ,
триггера 6 контрольного разр да поступают на входы схем «И 7-// и входы схем «ИЛИ 12-15. Совпадение сигналов «1 на какой-либо схеме «И шунтирует выход соответствующей схемы «ИЛИ. Так, если в триггерах / и 2 регистра записаны сигналы «1, то схема «И 7 вырабатывает сигнал совпадени , который открывает ключ 16, выход которого соединен с выходом схемы «ИЛИ 12, и шунтирует выход схемы 12, запреща прохождение сигнала «1 с выхода схемы 12 на входы схем «И 8 и «ИЛИ 13. В том случае, если на схему «И 7 поступает один сигнал «1 (с триггера / или триггера 2 регистра), на выходе с.хемы «ИЛИ 12 сигнал «1 не
шунтируетс (так как ключ 16 закрыт) и поступает на входы схем 8 и 13. Пр.и этом сигнал с выхода с.хемы 13 поступит на входы схем 9 и 14 только в том случае, если в триггере 3 записан сигнал «О. Если в триггере 3
записан сигнал «1, схема «И 5 вырабатывает сигнал совпадени , который зашунтирует открытым ключом 17 выход схемы «ИЛИ 13 и т. д. Иа выходе схемы «И // по вл етс сигнал только в случае совпадени сигналов
с выхода схемы «ИЛИ 15 и триггера 6, если
количество «1, записанных в триггерах 1-6- четное. Если это количество нечетное, сигнал на выходе схемы 11 отсутствует. Позици ми 18 и 19 обозначены ключи.
Предмет изобретени
Устройство длй1 онтрол на четность цифровой информации, содержащее регистр и логические схемы «И и «ИЛИ, отличающеес тем, что, с целью уцрощени контрол , оно
содержит ключ.и, нричем выход каждого разр да регистра, начина со второго, соединен с первыми входами соответствующих схем «И и «ИЛИ, выход каждой схемы «И соединен СО входом соответствующего ключа, выход каждой схемы «ИЛИ соединен со -вторыми входами последующих схем «И и «ИЛИ и с выходом соответствующего ключа, БЫХОД первого разр да регистра соединен со вторым входом схемы «И второго разр да.
о .«с00. - 0000
1 1 . 1 If 11 1 . .IF i ,н.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1488707A SU382090A1 (ru) | 1970-11-02 | 1970-11-02 | УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1488707A SU382090A1 (ru) | 1970-11-02 | 1970-11-02 | УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU382090A1 true SU382090A1 (ru) | 1973-05-22 |
Family
ID=20459260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1488707A SU382090A1 (ru) | 1970-11-02 | 1970-11-02 | УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU382090A1 (ru) |
-
1970
- 1970-11-02 SU SU1488707A patent/SU382090A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1365783A (en) | Addition subtraction device utilizing memory means | |
FR2357981A1 (fr) | Dispositif de chargement et/ou de dechargement de cles d'adressage ou cles de protection-memoire dans un systeme de traitement de donnees | |
SU382090A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ НА ЧЕТНОСТЬ ЦИФРОВОЙ | |
US3683370A (en) | Input device | |
GB1203730A (en) | Binary arithmetic unit | |
SU559415A2 (ru) | Устройство дл защиты от импульсных помех | |
SU437072A1 (ru) | Микропрограммное устройство управлени | |
SU433643A1 (ru) | ||
SU1070534A1 (ru) | Устройство дл ввода информации | |
SU420129A1 (ru) | Счетчик с предустановкой | |
SU363177A1 (ru) | Пороговый регистратор | |
SU362490A1 (ru) | Реверсивный счетчик | |
SU849200A1 (ru) | Устройство дл определени экстре-МАльНыХ зНАчЕНий пОСлЕдОВАТЕльНОСТичиСЕл | |
SU378841A1 (ru) | УСТРОЙСТВО дл СРАВНЕНИЯ ДВУХ п-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ | |
SU1636847A2 (ru) | Устройство обмена данными | |
SU1603395A1 (ru) | Процессор матричной вычислительной системы | |
SU451190A1 (ru) | Преобразователь напр жени в код | |
SU383048A1 (ru) | Двухтактный регистр сдвига с обнаружением | |
SU394772A1 (ru) | Датчик времени | |
SU1118991A1 (ru) | Устройство дл ввода информации | |
SU369572A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МАКСИМАЛЬНОГО ЧИСЛА В ПОСЛЕДОВАТЕЛЬНОСТИ СЛУЧАЙНЫХ ЧИСЕЛ | |
SU381171A1 (ru) | Двоичный счетчик импульсов | |
SU1405061A2 (ru) | Устройство дл формировани сигналов прерывани при отладке программ | |
SU489103A1 (ru) | Устройство дл сравнени двух чисел | |
SU446055A1 (ru) | Устройство дл сравнени двоичных чисел |