SU822184A1 - Устройство приоритета - Google Patents

Устройство приоритета Download PDF

Info

Publication number
SU822184A1
SU822184A1 SU782692867A SU2692867A SU822184A1 SU 822184 A1 SU822184 A1 SU 822184A1 SU 782692867 A SU782692867 A SU 782692867A SU 2692867 A SU2692867 A SU 2692867A SU 822184 A1 SU822184 A1 SU 822184A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
node
outputs
Prior art date
Application number
SU782692867A
Other languages
English (en)
Inventor
Анатолий Михайлович Кенин
Людмила Лукьяновна Кожевникова
Александр Евгеньевич Колчин
Николай Григорьевич Манько
Original Assignee
Предприятие П/Я В-2969
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2969 filed Critical Предприятие П/Я В-2969
Priority to SU782692867A priority Critical patent/SU822184A1/ru
Application granted granted Critical
Publication of SU822184A1 publication Critical patent/SU822184A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

1
Изобретение относитс  к области вычислительной техники и может использовано в цифровых вычислительных машинах, обрабатывающих сообщени  от множества независимых источников.
Известно устройство l дл  . определени  приоритетности управл ющих сигналов, содержащее два М-разр дных регистра, элементы И, НЕ и. ИЛИ.
Недостаток этого устройства заключаетс  в сложности схемы и больших затратах оборудовани .
Наиболее близким к данному изобретению  вл етс  устройство приоритета QsQ , содержащее узлы анализа состо ни  канала по числу источнико з.апросов, соединенные первым входом с соответствующим входом запроса устройства, а первым выходом - с соответствующим выходом идентификации источника устройства, группа входов блокировки каждого узла анализа, состо ни  канала соединена соответственно со вторыми выходами всех более старишх по приоритету узлов анализа состо ни  каНсша , элемент ИЛИ, выход которого соединен с первым входом элемента И
выход которого подключен к- управл ющему выходу устройства, входы эле- i мента ИЛИ подключены к первым выходам соответствующих узлов аналаза состо ни  канала, элемент НЕ, дополнительные элементы И, дешифратор , элемент задержки и дополнительный элемент ИЛИ, -причем входы
дешифратора соед инены соответственно с входами элемента ИЛИ, инверсный выход дешифратора соединен со вторым входом элемента И, пр мой выход дешифратора подключен к выходу неисправности и первому входу дополнительного элемента ИЛИ, выход которого соединен со вторыми входами узлов анализа состо ни  канала, третьи входы которых соединены через элемент НЕ с выходом элемента ИЛИ, четвёртый вход и первый выход каждого узла анализа состо ни  канала соединены соответственно с выходом и первым входом одноименногм дополнительного элемента И, вторые входы дополнительных элементов И подключены ко входу гаыени  устройства и входу элемента задержки, выход которого св зан со вторым входом элемента ИЛИ. Каждый узел анализа состо ни  канала содержит два триггера и элемент И, причем единичный и нулевой входы первого триггера соединены соответственно с первым и четвертым входами узла, нулевой и единичный выходы первого триггера подключены соответственно ко второму выходу узла :и первому входу элемента И, второй вход которого соединен соответственно с третьим входом узла и единичным входом второго триггера, нулевой вход и выход второго триггера подключены соответственно ко второму входу и первому выходу узла, группа входов блокировки которого соединена с соответствующими входами элемента И.
Недостаток этого устройства состоит в его сложности и большом объем оборудовани , необходимом при увеличении числа источников запросов, В частности, с ростом числа источников линейно растет число входов элементов И и число выходных триггеров в узлах анализа состо ни  каналов.
Целью изобретени   вл етс  упрощение устройства и снижение аппаратурных затрат.
Поставленна  цель достигаетс  тем, что в устройство, содержащее М узлов анализа состо ни  канала, первые входы которых  вл ютс  .соответствующими входами запросов устройства , а вторые входы подключены ко входу дброса устройства, и выходной регистр, выходы которого соединены с соответствующими выходами адреса источника устройства и с соответствующими входами элемента ИЛИ, выхо которого  вл етс  управл ющим выходом устройства, первый и второй управл ющие входы выходного регистра  вл ютс  соответственно входами разрешени  записи и гашени  устройства введены шифратор, выходы которого, подключены к соответствующим информационным входам выходного регистра а входы - к первым выходам соответствующих узлов анализа состо ни  канала, каждый из которых третьим входом соединен с соответствующим входом сброса от источника устройст ва, а четвертый вход 1-го узла анализа состо ни  канала подключен ко второму выходу i-1-го узла анализа состо ни  канала (,M), четвертый вход первого узла анализа состо ни  канала  вл етс  входом пуска усройства . Кроме того, узел анализа состо ни  канала содержит триггер, единичный, нулевой и установочный входы которого  вл ютс  соответствено nepBfciM, вторым и третьим входами узла, а единичный выход подключен к : первому входу элемента И-НЕ, второй вход которого соединен с четвертым входом узла и первыми входом элемента И, вторым входом соединенным с выходом элемента И-НЕ и первым выходом узла, а выходом - со вторым выходом узла.
На чертеже представлена блок-схема устройства, содержаща  выходной регистр 1, элемент ИЛИ 2, шифратор 3, , узлы 4 анализа состо ни  канала,включающие триггер 5, элемент И-НЕ б и элемент И 7, входы 8 запросов устройства , входы 9 сброса от источника устройства, вход 10 сброса устройства, входы разрешени  11 з.аписи и гашени  12 устройства, управл ющий выход 13 устройства, выходы 14 адреса источника устройства и выход 15 пуска устройства ..
Устройство работает следующим об5 разЪм.
В исходном состо нии триггеры 5 и выходной регистр 1 сброшень, на выходах элементов И-НЕ б присутствуют единичные сигналы, так как на ёди0 ничных выходах триггеров 5 нулевой . сигнал.
При поступлении единичного сигнала на вход 15 устройство готово к работе . Сигнал на входе 15 транслируетс  5 через все элементы И 7, подготавлива  элементы И-НЕ 6 к срабатыванию.
Источники, требующие обслуживани , выставл ют на входы 8 единичные сигQ налы, по которым триггеры 5 соответствующих этим источникам узлов 4 переход т в.единичное состо ние, подава  на первые входы своих элементов И-НЕб единичный сигнал. Наличие на дэух входах этих элементов
И-НЕ единичных сигналов приводит к по влению нулевых сигналов на их выходах и блокировке элементов И 7, причем подача нулевого Ьигнала на один вход элемента И-НЕ 7 любого узла 5 вызывает блокировку всех элементов И-НЕ б и И 7 узлов 4, имеющих более низкие приоритеты. Таким обра- зом , наиболее старший по приоритету узел 4 (по чертежу наиболее левый из
5 всех выставивших сигналы на входы 8) заблокирует все остальные узлы 4, наход щиес  правее его путем выдачи нулевого сигнала на втором выходе. Одновременно нулевой сигнал с первоQ го выхода этого узла поступит на шифратор 3, с выхода которого адрес выбранного источника поступит на входы выходного регистра 1. При поступлении сигнала на вход 11 этот адрес будет записан в выходной регистр, о чем поступит сигнал на выход 13. После завершени  чтени  адреса источника триггер 5 источника может быть сброшен сигналом на входе 9, что обеспечит сн тие блокировки и
0 захват входа шифратора 3 наиболее старшим по приоритету источником из числа выставивших запросы.
Завершив обслуживание источника после гашени  выходного регистра 1

Claims (2)

  1. 5 и выдачи сигнала на входе 11, Нс чинаетс  обслуживание запроса очередного источника. Таким образом, устройство более простыми средствами обеспечивает приоритетный выбор и выдачу адреса старшего по приоритету из запросивших источников. Кроме того, с увеличением числа источников число разр дов выходного регистра и шифратора растет медленее, чем в известном устройстве. . Формула изобретени  1, Устройство приоритета, содержа щее М узлов анализа состо ни  канала , первые входы которых  вл ютс  соответствующими входами запросов устройства, а вторые входы подключен ко входу сброса устройства, и выходной регистр, выходы которого соединены с соответствующими выходами адреса источника устройства и с соответствующими входами элемента ИЛИ, выход которого  вл етс  управл ющим выходом устройства, первый и второй управл ющие входы выходного регистра  вл ютс  соответственно входами разрешени  записи и гашени  устройства отличающеес  тем, что, с целью упрощени  устройства и снижени  аппаратурных затрат, в него введен шифратор, выходы-которого под ключены к соответствующим информационным входам выходного регистра, а входы - к первым выходам соответствующих узлов анализа состо ни  канала, каждый из которых третьим входом соединен с соответствующим входом сброса от источника устройства, а четвертый вход i-ro узла анализа состо ни  канала подключен ко второму выходу .-ro узла состо ни  канала (i 1,М), четвертый вход первого узла анализа состо ни  канала  вл етс  входом пуска устройства. 2. Устройство по П.1, о т л ичающеес  тем, что узел анализа состо ни  канала содержит триггер , единичны., нулевой и установочный входы которого  вл ютс  соответственно первым, вторым и третьим входами узла, а единичный выход подключен к первому входу элемента И-НЕ, второй вход которого соедин.ен с четвертым входом узла и первым входом элемента И, вторым входом соединенным с выходом элемента И-НЕ и первым выходом узла, а выходом - со вторым выходом узла. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 249770, кл. G Об F 9/18, 1968.
  2. 2.Авторское свидетельство СССР по за вке. № 2355327/18-24, кл. G 06 F 9/18, 1976 (прототип).
SU782692867A 1978-12-07 1978-12-07 Устройство приоритета SU822184A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782692867A SU822184A1 (ru) 1978-12-07 1978-12-07 Устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782692867A SU822184A1 (ru) 1978-12-07 1978-12-07 Устройство приоритета

Publications (1)

Publication Number Publication Date
SU822184A1 true SU822184A1 (ru) 1981-04-15

Family

ID=20797004

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782692867A SU822184A1 (ru) 1978-12-07 1978-12-07 Устройство приоритета

Country Status (1)

Country Link
SU (1) SU822184A1 (ru)

Similar Documents

Publication Publication Date Title
US4470112A (en) Circuitry for allocating access to a demand-shared bus
US5729702A (en) Multi-level round robin arbitration system
SU822184A1 (ru) Устройство приоритета
SU1091161A2 (ru) Устройство дл управлени обслуживанием за вок в пор дке поступлени
US3710326A (en) Preferential offering signal processing system
SU1327105A1 (ru) Многоканальное устройство приоритета дл распределени за вок по процессорам
SU1495791A1 (ru) Устройство приоритета
SU1355975A1 (ru) Программное устройство приоритетного обслуживани запросов
SU1302289A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1709312A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1183978A1 (ru) Устройство дл ввода информации
SU913361A1 (ru) Устройство ввода-вывода цвм1
SU851407A1 (ru) Устройство дл управлени очередностьюОпРОСА АбОНЕНТОВ
SU520592A1 (ru) Устройство дл управлени каналами
SU1084794A1 (ru) Устройство дл обслуживани запросов в пор дке поступлени
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1166111A1 (ru) Устройство дл подключени источников информации с измен емыми приоритетами к магистрали
SU877543A1 (ru) Устройство с динамическим изменением приоритета
SU1015496A1 (ru) Коммутирующее устройство
SU1495794A1 (ru) Многоканальное устройство приоритета дл обслуживани запросов
SU1260958A1 (ru) Многоканальное устройство дл приоритетного управлени
SU600557A1 (ru) Устройство приоритета
SU802964A1 (ru) Устройство приоритета
SU1043633A1 (ru) Устройство дл сравнени чисел
SU1608662A2 (ru) Многоканальное устройство переменного приоритета