SU520592A1 - Устройство дл управлени каналами - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ КАНАЛАМИ третий вход и выход блока формировани  приоритетного запроса на микропрограмм™ ное прерывание соедш1ены соответстве1шо с четвертым выходом и вторым входом бло ка управлени  микропрограмь-шым лрерыва- нием, второй выход которого и первый вход коммутатора шин соединены соответствен но со вторым и третьим входами блока управлени  адресом локальной пам ти На фиг, 1 представлена блок-схема устройства дл  управлени  каналами; иа фиг„ 2 - блок формировани  приор1-ггетного запроса на микропрограммное прерываение,; на фиг 3 - блок управлени  адресом локальной пам ти; на фиг, 4 « блок лшравлени  адресом микрокоманды. Устройство дл  з-гправлени  каналами со держит блок 1 управлени  микропрограмкагы прерыванием, блок 2 упразпени : адресом канала, коммутатор шин 3, блок 4 управлеНИН адресом посто шюй пам ти блок 5 jafrравлени  адресом микрокоманды; блок 6 уп равлени  адресом локальной пам ти, блок 7 формировани  приоритетного запроса на мик программное прерывание; 8-12 - входы и 13-19 - выходы устройства На фиг. 1 обозначены 20 процессоры 21-23 - каналы ввода-вьшода, Блок 1 содержит регистр 24 признаков микропрограммного прерыБани .. элемент ИЛ 25, дешифратор запросов на микропрограмм ное прерывание 26, и запросов на микропрограммное прерывание 2,7 о, Блок 2 содержит элемент 28, де. шифратор адреса 28, элемент НЕ ЗО,регистр адреса канала. 31, Процессор состоит из оперативной пам т 32, арифметико-логического блока 33, ло- кальной пам ти 34, блока микропрогракшого управлени  35, постогошой пам ти 36, р&« гистра адреса 37, регистра воаврата 38 и дешифратора К1икрокомапд 39; 4О -входные информационные шины и 41 ™ выходные lot формационные шины npoixeccopa, 42 выход регистра 27, 43 - ш1-шы признаков микропрограммного прерывани  Блок формироааки  ириорг-ггеткого запроса на микропрограммное прерывание содержит триггер 44 передачи и з пюплени  дазшых канала с адресомп. триггс р 45 передачи и зацеплени  дшшьсс канала с адресом (tl - 1 триггер 46 передачи и за ехАлени  данных с адресом ( П 2, триггер 47 бпокировн ки приоритетного защкса с соответств ао-Бдими элементами 4S.--52 и элементспми Езлок управлени  адресо л локальной пам  ти содержит дешифратор 57 ;vi икр о прОГра м ьш 1Г 38-63, го прерывани , элемеиты ИЛИ 64-67; - выходы дешифратора 57, 71, 72 - входы блока. Блок управлени  адресом микрокоманды содержит дешифратор 73 пол  микрокоманды условие один, дешифратор 74 пол  микрокоманды условие два , узел занесени  сос то ни  канала 75, состо щий из элементов И-ИЛИ 82, 83 - выходы блока. Устройство дл  управлени  каналами пред назначено дл  подключени  к процессору ка«налов ввода-вывода и управлени  передачей данных между ними. Операци  передачи данных в канале осуществл етс  под управлением управл юшего слова канала, которое хранитс  частично в регистрах канала, частично в локальной пам ти 34, Дл  хранени  упр)авл ющего слова мультиплексного канала используетс  часть специальной области оперативной пам ти 32. Управл ющие слова канала первоначал но хран тс  в оперативной пам ти 32 процессора 20 и содержит необходимую информацию дл  передачи данных: код выполн в™ мой команды, начальный адрес данных, счет чик числа передаваемых байтов и специальные признаки. Первое управл ющее слово каналш извлекаетс  из оперативной пам ти 32 по специальной инструкции, котора  задает адрес одного из каналов 21-23 и номер одного из внешних устройств, подключенных к выбранному каналу, и загружаетс  в каналы 21-23 через выходные информационные шины 41 процессора 20, коммутатор JHHH 3 и входные информадионные шины 40 лов . Содержимое регистров каналов 21-23 мо жет быть передано в процессор 2О дл  дальнейшей обработки через выходные информационные шины 41 каналов 21-23, коммутатор шин 3 и входные информационные шины 40 процессора 204 Устройство дл  управлени  работает следующим образом. Дл  передачи управл ющей информации между каналами 21-23 и процессором 2О адрес канала,- указанный в инструкции; заногситс  в регистр 31 адреса канала с выходных информационных шин 41 процессора 20, Через элемент И 28 адрес канала поступает в дешифратор 29 адреса работающего канала, который формирует потенциал признака того канала, управление которым выполн етс  в дан11Ый момент. Этот потенциал (потенциа- лы) поступает в канал 21-23 ввода-выво да, коммутатор шин 3, блок управлени  аз ресом локальной пам ти 6, блок формироваПИЯ приоритетного запроса на микропрограмм ное прерывание 7 через шины 14 адреса ка нала . Получив управл ющую информацию, канал 21-23 освобождает процессор 2О дл  вьтол нени  последуюпшх ннструкщ-тй и продолжает операцшо ввода -вывода, испош ау  информа- пвю, расположенную в регистрах канала и локальной пам ти 34 при помощи следующих микропрограмм: передача данных; обслуживание зацеплени  по команде; обслужвн вание конечного состо ни . При необходимости вызвать соответст - вующую микропрограмму канал устанавливает запрос на передачу данных или запрос на обслуживание зацеплени  по команде, или запрос йй обслуживание конечного состо ни  соответственно, который через группу шин 10 запросов каналов поступает в регистр 27 запросов на микропрограммное прерывание . С выхода 42 регистра 27 запросов на микропрограммное прерывание сигналы поступают Е дешифратор 26 запросов на микропрограммное прерывание, который формирует сигнал запроса на микропрограммное Щ)©рывание , поступаюший через элемент ИЛИ 25 в процессор 2О по шине 13 запроса на микропрограммное прерывание. По этому сиг налу процессор 20 прерывает выполнение текущей микропрограммы и адрес прервав ной микропрограммы заносит Б регистр 38 возврата адреса микропрограммного прерывани . Блок 4 управлени  адресов посто нной пам ти формирует начальный адрес BI зываемой микропрограммы. Этот адрес ч&рез шины 17 занесени  фиксированного адреса поступает в регистр 37 адреса посто нно нам ти процессора 2О. В момент перехода на микропрограмму передачи данных или обслуживани  зацеплени  по команде, или обслуживани  конечного состо ни  в регистре 24 признаков микропрограмьшого щзерывани устанавливаетс  один из триггеров, показывающий , что канал выполн ет соо1ветствую- щую микропрограмму (передачу данных, обслуживание зацеплени  по команде, обслуживание конечного СОСТО5ШИЯ). Регистр 24 признаков микропрограмкшог прерьюани  содержит 3 Я. триггеров, т.е. три триггера дл  каждого канала: триггер обслуживани  передачи данных, триггер обслуживани  зацеплени  по команде и триггер обслужив ши  конечного состо ни . Если в регистре 24 признаков микропрог раммного прерывани  устаноншен один из триггеров, то занесение адреса канала из регистра 31 адреса канала в дешифратор 29 адреса работающего канала блокируетс  элементом НЕ ЗО блокировки занесени  адреса канала. В этом случае дешифратор 29 адреса работающего канала форлшрует потенциалы признаков адреса канала, запрос которого выполн етс  в данный момент. Фзрьифование потенциалов признаков адреса канала вьшолн етс  в зависимости от состо ни  триггеров регистра 24 признаков микропрограммных прерываний, содер шмое которого поступает в дешифратор 29 адреса работающего канала, элемент HP, 30 блокировки занесени , блок 6 управлени  адресом локальной пам ти и дешифратор 26 запросов на микропрограммное прерывание через шины 43 признаков микропрограммных прерываний. При одновременном поступлении запросов на передачу данных, на зацепление по ко. манде и на передачу конечного состо ни  в регистр 27 запросов на микропрограммное прерывание соблюдаетс  следующий приоритет обслуживани : передача данных s обслуживание зацеплени  по команде и обслуж вание конечного состо ни . При подключении мультиплексного канала к устройству дл  управлени  каналами он имеет самый низкий приоритет. В случае поступлени  в регистр 27 запросов от нескольких каналов, которые вызывают одну и ту же микропрограмму (например , обслуживание зацеплени  по команде селекторных каналов), приоритет в обслуживании имеет канал с меньшим адресом, EcjcH запрос на передачу данных (зацегнление по команде, обслуживание конечного состо ни ) поступил в регистр 2.7 в тот момент , когда процессор 20 уже вьшолн ет микропрограмму передачи данных (зацепление по команде, обслуживание конечного сое- то ни ), вызванную ранее запросом от другого канала, то дешифратор 26 не формирует сигнала запроса на микропрограммное прерывание . Сигнал запрета формировани  запро а микропрограммное прерывание поступает с шин 43. Микропрограмма передачи имеет самый высокий приоритет, и ее вьшолнение не может быть прервано запросом на обслуживание зацеплени  по комадде или на обслуживание конечного состо ни , поэтому адрес прерванной микропрограммы сохран етс  в регистре 38 возврата адреса микропрограммного пр&рыванн  на все врем  вьпюлнени  микропрограммы передачи данных, в конце вьшолнени  которой производитс  передача содерж мого регистра 38 в регистр 37 адреса посто нной пам ти и прерва1ша  микропрограмма продолжаетс . Выполнение микропрограммы обслуживани  конечного состо ни  может быть прервало запросом на прерывание обслуживани  зацеп лени  по команде или запросом на передачу данных Вьшолнение микропрограммы обслу78

живани  зацеплени  по команде может бытьлокальной пам ти 34; извлекает следующее прервано запросом на передачу данных, поэ-управл ющее слово канала из оперативной патому после выхода на микропрограмму обслу-м ти 32; выполн ет зацепление по команде; живани  зацеплени  по команде или конеч-загружает управл ющее слово канала в ло ного состо ни  содержимое регистра 38 за- 5кальную пам ть 34; восстанавливает содерписываетс  в  чейку локальной пам ти 34,жимое регистров процессора 2О из локальсоответствующую вьшолн емой микропрограм-пой пам ти 34. Микропрограмма обслуживани  конечного

В конце вьшолнени  микропрограммы , выполн ет следующие действи :

обслуживани  зацеплени  по команде или Kt.Разгружает содержимое части регистров пронечного состо ни  содержимое регистра ° локальную пам ть 34; выполвосстанавливаетс  из соответствующей вы- процедуру завершени  операции вводаполн емой микропрограмме  чейки локальной ° «о - еливает содерж пам ти 34, производитс  передача содерж - ,5па°м  Гз4 ° пропессора 2О из локальной мого регистра 38 в регистр 37 адреса пос-гто нной пам ти, и выполнение прерванной Р выполнении микропрограммы немикропрограммы продолжаетс . содержимое счетчика байтов

Выполнение микропрограммы обслужива- ™ ° «У™ « установлен

ПИЯ конечного состо ни  может быть прерва-го зацеплени  по данным, то микропрогно запросом на прерывание обслуживани  за- переходит к выполнению зацеплени  пеплени  по команде или запросом на пере-иовледлс o e jriuwee уирав .-,г-fл ющее слово канала из оперативной пам ти

дачу данных. Выполнение микропрограммы „

г- г- I-32 и загружает его в регистры канала 21

обслуживани  запеплени  по команде можетi гч л

быть прервано запросом на передачу данных, 25 локальную пам ть 34. Эта пропоэтому после выхода на микропрограмму«««УР вызывает дополнительную задержку в

обсуживани  зацеплени  по команде или ко- обслуживании запроса на передачу данных дру00 гого канала, а так как к каналу с меньшим нечного состо ни  содержимое регистра

„ адресом подключаютс  более быстродеиствузаписываетс  в  чейку .:окальнои пам ти 34, соответствующую выполн емой микропрограм-зов конце выполнени  микропрограммы об- данных канала с меньшим адресом наслуживани  зацеплени  по команде или конеч- кладывает ограничени  па скорость передачи ного состо ни  содержимое регистра 38 вое- Данных внешнего устройства, подключенного станавливаетс  из соответствующей выполн -35 этому каналу,

емой микропрограммы  чейки локальной пам - целью увеличени  пропускной способти 34. производитс  передача содержимогоности канала с меньшим адресом устройство

регистра 38 в регистр 37 адреса посто нной управлени  каналами содержит блок 7 пам ти, и выполнение прерванной михропрог- формировани  приоритетного запроса на раммы продолжаетс .40 микропрограммное прерывание,который раМикропрограмма передачи данных вьшол- ботает следующим образом.

н ет следующие действи : разгружает содер Если при передаче данных канала с аджимое части регистров процессора 2О в ло- Ресом п было обнаружено зацепление но данкальную пам ть 34; считывает управл ющее ным, то микропрограмма записывает содерслово канала в регистры процессора 2О из 45 жимое регистра 38 в соответствующую адлокальной пам ти 34; передает байт (груп- Ресу канала  чейку локальной пам ти 34 и пу байтов) из оперативной пам ти 32 в ка- переходит к процедуре выполнени  зацеплени  нал 21 (22, 23) или из канала 21 (22, 23) по данным. Если при выполнении зацеплев оперативную пам ть 32; модифицирует ад- ни  по данным канала с адресом поступил рее данных и счетчик байтов через арифме- 50 запрос на передачу данных канала (п- 1), тическо-логический блок 33; записываетто блок 7 вырабатывает сигнал 56 приоримодифицированное управл ющее слово канала тетного запроса, который через элемент в локальную пам ть 34; восстанавливаетИЛИ 25 поступает в процессор 2О. Текунрежнее содержимое регистров информацией Ща  последовательность микрокоманд произ локальной пам ти 34.55 ueccopa 2О прерываетс , и выполн етс 

Микропрограмма обслуживани  зацепле-микропрограмма передачи данных канала с

ни  по команде выполн ет следующие деист- адресом (П - 1/.

ви : разгружает содержимое части регистровПосле вьшолнени  микропрограммы перепроцессора 20 в локальную пам ть 34; СЧЕ дачи данных прерванна  микропрограмма тывает адрес управл ющего слова канала из 80 продолжаетс .

52О592

по данным, т, е, извлекает следующее упоав-

ющие внешние устройства, то дополнительна 

задержка в обслуживании запроса на В микропрограммах, обслуживающих каналы ввода-вывода, часто приходитс  обра щатьс  к  чейкам локальной 1 ам ти 34, которые хран т управл ющее слово канала или сохран ют содержимое регис1ров процессора 20. Обращение к той или иной  чейке локальной пам ти 34 дл  извлечени  (записи ) управл ющего слова каната зависит от адреса канала, микропрограмма которого вы- полн етс  в данный момент, а в зависимоети от типа выполн емого микропрограммно- го прерывани  приходитс  запоминать (воестанавливать ) содержимое регистров процессора 20 в (из) разных  чейках локальной пам ти 34. Это обсто тельство вызывает дополнительные затрзаты времени дл  ана лиза адреса текущего канала и типа выпо/iн емого микропрограммного прерывани . Врем  вьшолнени  микропрограмм, обслуживающих каналы ввода вывода, уменьшено за счет непосредственной адресации каналов ввода-вывода 21-23 к  чейкам локальной пам ти 34, Это достигаетс  тем, что устройство дл  управлени  каналами содержит блок 6 управлени  адресом локальной пам ти. При обращении к  чейкам локальной пам ти 34, где сохран етс  содержимое регистров процессора 2О, блок 6 формирует один из трех базовых адресов локальной пам ти 34, который через шины 18 адреса поступает в локальную пам ть 34. Формирование базового адреса зависит от типа вьшолн емого микропрограммного прерывани , дл  этого содержимое регистра 24 признаков микропрограммного прерывани  поступает в блок 6 управлени  адресом локальной пам ти через шины 43 признаков микропрограммного прерывани . Формирование базового адреса локальной пам ти 34 осуществл етс  по сигналу процессора 20, поступающему в бло 6 1лравленн  адресом локальной пам ти с управл ющих шин 11 процессора 2О. Полный адрес  чейки локальной пам ти 34 формнруетс  при помощи базового адреса и раэ р дов смещени . Разр ды смещени  угсазььвалотс  в поле микрокоманды и поступают в локальную пам ть 34 с управл ющих щин 1 процессора В случае обращени  к управл ющему ело- ву канала блок 6 правлени  адресом локальной пам ти ормирует багровый адрес. Формирование базового адреса в этом случа зависит от адреса канала, потенциалы которого поступают в блок 6 с выхода дещифратора 28 адреса работающего канала через шины 14 адреса канала Полный адрес  чей ки локальной пам ти 34 формируетс  при помощи базового адреса   разр дов смеще-

10 ни  по сигналу процессора 2О, поступающему в блок 6 с управл ющих шин 11 процессора 2О. Таким образом, введение блока 6 управле ни  адресом локальной пам ти позвол ет использовать одни и те же микропрограммы при работе нескольких каналов ввода-вывода и увеличить пропускную способность каналов 21-23 за счет непосредственного Дос- тупа к необходимьп-л  чейкам локальной пам хи 34, в процессе выполнени  операции вводавывода необходимо анализировать отдельные триггеры и управл ющие потенциалы каналов 21-23, В зависимости от состо ни  анализируемого триггера или управлжошего потенциала производитс  переход к той или шюй. микрокоманде микропрограммы. Анализ триггеров и управл ющих потен- циалов вьшолн етс  с помощью двух специальных полей условие один и условие два, содержащихс  в микрокоманде. Разр .иность каждого пол  зависит от чисел анализируемых Признаков (обычно каждое поле содержит четыре разр да). По каждой комбинаии этих полей анализируетс  один признак, . е, триггер или управл ющий потенциал. Если в результате анализа признака, укаанного в поле условие один , обнаруживает  , что это условие вьшолн етс , то последний разр д регистра 37 адреса посто нной пам ти устанавливаетс  Е единицу, если же это условие не вьтолн етс , то последний разр д регистр. 37 адреса посто нной пам ти 36 устанавливаетс  . Анализ условий по полю условие два выполн етс  аналогично анализу пол  условие один, но при этом устанавливаетс  или сбрасываетс  предпоследний разр д регист- ра 37 адреса посто нной паы п-и 36„ Таким образом, в зависимости от результатов анализа триггеров, указанных в поле условие один и условие г.ва, в микроко- манде можно осуществл ть переход по одному из четырех направлений в микропрограмме Микрокоманда содержит только по одному полю условие один и условие два, а к устройству управлени  каналами подключаетс  весколько каналов 21-23, поэтому необходимо анализировать адрес гого канала, микропрог рамма которого в данный момент вьшолн ет с  и, естестганно, анализировать услови  этого кналг. На такой анализ затрачиваетс  дополнительное врем , что в конечном итоге вли ет на пропускную способность систегчсы ввода-вывода С целью сокращени  времени обслуживани  каналов ввода-вывода устройство дл  управлени  каналами содержит блок 5 управлени  адресом микрокоманды. Блок 5 управлени  адресом микрокоман ды формирует сигналы установки в единицу двух младших разр5вдов адреса посто нной пам ти, который через шины 19 установки младших адресов посто нной пам ти 36 поступает в блок 35 микропрограммного управлени , а затем в регистр 37 адреса посто нной пам ти 36. Сигналы установки двух младших разр дов посто нной пам ти 36 формируютс  в зависимости от состо ни  анализируемого триггера или управл ющего потенциала, поступающего в блок 5 управлени  адресом микрокоманды через шины 12 состо ний каналов 21-23. При этом в блоке 5 анализиру с  состо ние того канала , адрес которого вырабатывает деши-Ь ратор 29 адреса работающего канала. Описание работы блока 7 формировани  приоритетного запроса на микропрограммное прерывание приведено на примере работы трех каналов, подключенных к устройству дл  управлени  каналами. По запросам на передачу данных каналов , поступающим на элементы И 48-5О с выхода регистра 27 запросов на микропро раммное прерывание через шины 42 регист ра 27 устанавливаетс  один из триггеров 44-46, микропрограмма передачи данных которого будет выполн тьс . Одновременно с установкой триггера 44 (45, 46) уста навливаетс  триггер 47 блокировки приоритетного запроса. Установка этих триггеров производитс  управл ющим сигналом процессора 20 в момент перехода на микропрограмму передачи данных. Если триггер 47 включен только на врем  выполнени  передачи данных и сбрасываетс  при анализе услови  зацеплени  по данным, то тригго ры 44-46 остаютс  включенными на врем  вьгао нени  микропрограммы передачи данных и зацеплени  по данным. Сброс этих триггеров вьшолн етс  управл ющими сигналами процессора 2 О, поступающими с управ л ющих шин 11 процессора. Так как выполнение микропрограммы передачи данных одного канала не может быть прервано запросом на передачу данных другого канала, то нулевой сигнал с выхода триггера 47 посту пает на элементы И 52, 51 и запрещает формирование сигнала 56 приоритетного запроса . Если во врем  выполнени  процедуры зацеплени  по данным канала с адресом ц или « -1 (триггер 47 сброшен) канал с адресом (11-2) выработал запрос на передачу данных, который через регистр 27 по шине 42 поступает на элементы И 5О, 52, то выход элемента И 52 возбуждаетес  и через элемент ИЛИ 55 поступает сигнал 56 приоритетного запроса, по кото- рому текуща  последовательность микрокоманд процессора 2О прерываетс , и выполн н етс  микропрограмма передачи данных. В момент переключени  на микропрограмму передачи данных устанавливаютс  триггер 46 и триггер 47, нулевой сигнал с выхода которого поступает на вход элемента 11 52 и блокирует формирование сигнала 56 приоритетного запроса. Если при выполнении зацеплени  по данным канала с адресом и, каналу с адресом (п- 1) необходимо передать данные, он формирует запрос на передачу данных, . « элементы И 49. 51, выход последгпает на элементы него возбуждаетс  и через элемент ИЛИ 55 и по выходу 56 выдаетс  сигаал приор&тетного запроса. При обращении к  чейкам локальной пам ти 34 дл  сохранени  (восстановлени ) ct держимого регистров процессора 2О на вход дешифратора 57 вьшолн емого микропрограммного прерывани  по шинам 43 поступает содержимое регистра 24 признака микропрограммного прерывани , который формирует один из трех потенциалов по выходам 68, 69, 70. Потенциал 68 выполнени  микропрограммы передачи данных, или потенциал 69 выполнени  микропрограммы обслуживани  задетьлени  по команде i или потенциал 7О вььполнени  микропрограммы обслуживани  конечного состо ни  формируетс , если выполн етс  соответствующа  мивропрограмма. Эти потенхшалы возбуждают на шинах 18 код адреса локальной пам ти 34. Формирование базового адреса производитс  по управл ющему сигналу 71 процессора 2О, поступающему на элементы И58-6О с управл ющих шин 11 процессора 2 О. В зависимости от выполн емой микропрограммы на шины 18 адреса локальной пам ти выдаютс  следующие базовые адреса: 10ОО - при выполнении микропрограммы передачи данных; 01ОО - при выполнении микропрограммы обслуживани  зацеплени  по команде; ОО1О - при выполнении микропрограммы обслуживани  конечного состо ни . При обращении к  чейкам локальной пам ти 34, где хран тс  управл ющие слова каналов 21, 23, блок 6 передает по шине 18 адреса локальной пам ти 34 один из трех базовых адресов: 10О1 - работает канал с адресом п; О1О1 - работает канал с адресом (п-1); ООН - работает канал с адресом (п -2).

13

Формировали того или иного базового адреса локальной пам ти 34 при обращении к управл ющему слову зависит от адреса канала, вырабатываемого в данный момент дешифратором 29 адреса таботаю- щего канала, т. е, от адреса канала, микро программа которого выполн етс  в данный момент, при этом потенциалы признаков адреса канала поступают на элементы И 6163 с шин 14 адреса канала. Передача базового адреса локальной пам ти 34 производитс  по управл ющему сигналу 72 процессора 2 О, поступающему с управл ющих шин 11 процессора 2О,

Блок 5 управлени  адресом микрокоманды работает следующим образом. Состо ние триггеров и управл ющих потенциалов каналов 21-23 поступает на элементы И-ИЛИ 76-81 узла 75 с шин 12 состо ний каналов , которые передают на вход дешифраторов 73 и 74 состо ние триггеров и управл ющих потенциалов того канала 21-23, адрес которого через шины 14 адреса канала поступает в узел 75 занесени  состо ни  канала с выхода дешифратора 29 адреса работающего канала. В зависимости от кода анализа состо ни  (каждому триггеру или управл ющему потенциалу соответствует отдельный код), поступающего с управл ющих шин 11 процессора 20 дешифраторы 73 и 74 анализируют состо ние этого триггера (управл ющего потенциала) и, если условие вьшолн етс , вырабатываютс  сигналы выхо дов 82, 83 установки последнего и предпоследнего разр дов регишра 37 адреса поото нной пам ти 36, которые передаютс  в процессор 20 по 19 установки двух младших адресов посто нной пам ти,

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  каналами, содержащее блок управлени  адресом посто нной пам ти, первый вход которого соединен с цервьн.т  выходами устройства и блока уп14

   равлени  микропрограммным прерыванием, блок управлени  адресом канала, первый вход которого соединен со вторым выходом бло ка управлени  микропрограммным прорыва кием, коммутатор шин, первый вход которо- го соединен; со вторым выходом устройства, причем второй вход коммзтг-атора шин соединен с первым входом устройства и вторым входом блока травлени  адресом i-санала, выход которого соединен с первым входом коммутатора шин, третий вход, первый и второй вькоды которого соедиконы соответственно со вторым ВХОДОМ; третьим и чет вертым выходами устройства, П5ггый выход которого соединен с выходом блока управлени  адресом постозанной пам ти, второй вход которого соединен: с третьим выходом блока управлени  микропрограммным прерьгванием . первый вход которого соед}юен с третьим входом устройства., о т л и ч а е е с   тем, что, с делью повъоленк  быстродействи , оно содерашт блок управ лени  адресом микрокоманды, блок формировани  приоритетного запроса ка м шропрог

   п тый вход которого соединен с третьим вхо-дом блока управлени  адресом микрокоманды , третий вход и выход блока формкрова-40 ни  приоритетного запроса на микрохгрограммное хферывание соещтекы соответствершо с четвертым выходом и вторым .входом блока управлени  микропрограмкшым прерыванием, второй выход которого и первый вход ком-

   45 мутатора шин соединены соответственно со вторым и третьим входами блока управлени  адресом локальной пам ти рам-ушое прерывание и блок управлени  адресом локальной пам ти, выход которого и выход блока управлени  адресом микрокоманды соединены соответствекко с шестым и седьмым выходами устройства, четвертый вход которого соедш ен с первыми входами блоков управлени  адресом локальной пам ти, адресом микрокоманды и блока формировани  приоритетного запроса на микропрограммное прерывание, второй вход которого и второй. вход блока управлени  адресом мккрокоманды соединены со вторым вькодом устройства.

   I

   g

   IJ/n

   1

   W

   LSJ I

   LL

   ijie-17

   -f

   «/

   32

   ЛО

   15

   Гс

   Tl

   2Г

   I I I, . } .

   iQ

   L

   «/СЮ

   -J1

   Щ

   m

   I L3J I

   4..j

   ч-

   i2

   iO/4

   -/

   S5

   Й5

   52

   t

   (

   I 47

   I. .«

   I fn

   ik

   rn rn

   50

   и

   «

   Риг. 2

   4 J

   H

   IS

   иЛ

   nrl

   A

   7

   «

   ft

   4J

   Фиг.З