RU2156U1 - Устройство приоритета - Google Patents

Abstract

Устройство приоритета, содержащее элемент ИЛИ и N каналов (где N - число источников запросов), каждый из которых содержит элемент ИЛИ - НЕ, ЭЛЕМЕНТ И, первый и второй элементы ИЛИ и первый и второй элементы НЕ, причем первый вход элемента И в каждом канале соединен с информационным входом канала, второй вход - с выходом первого элемента ИЛИ, а выход соединен с первым входом первого элемента ИЛИ и через первый элемент НЕ - с первым входом элемента ИЛИ - НЕ, выход которого соединен с выходом канала, а второй вход - с вторым входом первого элемента ИЛИ, второй вход первого элемента ИЛИ первого канала соединен с входом опроса устройства, а в каждом i-м канале (где- с выходом первого элемента ИЛИ (i - 1)-го канала, каждый канал, кроме N-го, содержит элемент И - НЕ, триггер и элемент задержки, причем в каждом канале выход первого элемента ИЛИ через второй элемент НЕ подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу канала, а выход второго элемента ИЛИ во всех каналах, кроме N-го, соединен через элемент задержки с прямым входом триггера, прямой выход которого соединен с первым входом элемента И - НЕ, второй вход которого соединен с входом выбора режима устройства, а выход соединен с третьим входом элемента И, инверсный вход триггера соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом второго элемента ИЛИ N-го канала, а второй вход подключен к входу сброса триггеров устройства, отличающееся тем, что оно дополнительно содержит два блока элементов И, каждый из которых содержит N групп по N элементов в каждой группе и имеет N входов, N выходов и входную информационную шину, причем в каждом и

Description

ф УСТРОЙСТВО ПРИОРИТЕТА Предлагаемая полезная модель относится к вычислительной технике и может быть использована в распределенных системах обработки информации. Известно многоканальное приоритетное устройство подключения отдельных устройств к общей магистрали по АС Ы 544967, кл. S Об F 9/46, состоящее из каналов анализа запросов, каждый из которых содержит триггер запроса, выполненный на двух элементах й-НЕ, элемент передачи управляющего сигнала, выполненный на элементе НЕ и элемент подтверждения запроса, выполненный на элементе II У этого устройства низкая помехозащищенность, обусловленная появлением ложных кратковременных импульсов на выходах каналов во время прохождения импульса и возможностью в отдельных случаях одновременного выхода на магистраль двух каналов. Наиболее близким по технической сущности и выполняемым ункциям к предлагаемому устройству является многоканальное устройство приоритета по АС N 1037Е53 кл. Q 06 F 9/46, содержащее N каналов (где N - число источников запросов), каждый из которых содержит элемент ИЛИ-НЕ, элемент И, первый элемент ИЛИ и первый элемент НЕ, причем первый вход элемента И в каждом канале соединен с информационным входом канала, второй вход соединен с выходом первого элемента ИЛИ, а выход соединен с первым входом первого элемента ИЛИ и через первый элемент НЕ - с первым входом элемента ИЛИ-НЕ, выход которого соединен с выходом канала, а второй вход соединен со вторым входом первого элемента ИЛИ, кроме того, второй вход первого элемента ИЛИ соединен в первом канале с опросным входом устройства, а в каждом i-ом канале (где ,N) с выходом первого элемента ИЛИ (i-l)-ro канала, кроме того, каждый канал содержит второй элемент ИЛИ и второй элемент НЕ, а каждый канал, кроме Н-го, содержит элемент И-НЕ, триггер и элемент задержки, имеется элемент ИМ устройства, причем в каждом канале выход первого элемента Объект-устройство ШШ 8 Об F 9/46

ИЛИ через второй элемент НЕ подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу канала, а выход второго элемента ИЛИ во всех каналах, кроме N-го, соединен через элемент задержки с прямым входом триггера, прямой выход которого соединен с первым входом элемента И-ЕЕ, второй вход которого соединен со входом выбора режима устройства, а выход соединен с третьим входом элемента И, причем инверсный вход триггера соединен с выходом элемента ЮШ устройства, первый вход которого соединен с выходом второго элемента ИЛИ N-го канала, а второй вход подключен к входу сброса триггеров устройства.

Однако, у этого устройства нельзя изменять приоритеты каналов, не производя при этом конструктивные изменения в устройстве. Это снижает функциональные возможности устройства.

Задачей полезной модели является расширение функциональных возможностей устройства за счет реализации механизма изменения (переназначения) приоритетов для любого количества каналов и в любой последовательности, не производя при этом конструктивные изменения в устройстве.

Поставленная задача достигается тем, что в многоканальное устройство приоритета, содержащее N каналов (где N число источников запросов), каждый из которых содержит элемент ИЛИ-НЕ, элемент И, первый элемент ИЛИ и первый элемент НЕ, причем первый вход элемента И в каждом канале соединен с информационным входом канала, второй вход соединен с выходом первого элемента ИЛИ, а выход соединен с первым входом первого элемента ИЛИ и через первый элемент НЕ - с первым входом элемента ИЛИ-НЕ, выход которого соединен с выходом канала, а второй вход соединен со вторым входом первого элемента ИЛИ, кроме того, второй вход первого элемента ИЛИ соединен в первом канале с опросным входом устройства, а в каждом i-том канале (где ) с выходом первого элемента ИЛИ (1-1)-того канала, кроме того, каждый канал содержит второй элемент ИЛИ и второй элемент НЕ, а каждый канал, кроме N-го, содержит элемент И-НЕ, триггер и элемент задержки, имеется элемент ИЛИ устройства, причем в

каждом канале выход первого элемента ИЛИ через второй элемент НЕ подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу канала, а выход второго элемента ИЛИ во всех каналах, кроме N-го, соединен через элемент задержки с прямым входом триггера, прямой выход которого соединен с первым входом элемента И-НБ, второй вход которого соединен со входом выбора режима устройства, а выход соединен с третьим входом элемента И, причем инверсный вход триггера соединен с выходом элемента ЙЖ устройства, первый вход которого соединен с выходом второго элемента ИЛИ N-го канала, а второй вход подключен к входу сброса триггеров устройства, дополнительно введены: первый блок элементов И, который содержит (N N) элементов И и имеет N входов, N выходов, одну входную информационную шину, причем все элементы И объединены в N групп, по N элементов в каждой группе, выходы всех N элементов, входящих в состав одной группы, соединены между собой и с соответствующим выходом первого блока элементов И, вторые входы всех элементов И объединены во входную информационную шину первого блока элементов И, первые входы i-тых элементов И каждой группы соединены между собой и с i-тым входом первого блока элементов И, второй блок элементов И, который по структуре идентичен первому блоку, логический блок назначения приоритетов, который имеет N входов управления, две выходные информационные шины и содержит дешифратор, причем каждый вход управления соединен с соответствующим входом дешифратора, выходы которого объединены в две параллельно соединенные выходные информационные шины, причем первая выходная информационная шина логического блока назначения приоритетов является входной информационной шиной для первого блока элементов и, а вторая выходная информационная шина логического блока назначения приоритетов является входной информационной шиной для второго блока элементов И, N входов первого блока элементов И являются информационными входами устройства, а каждый из N выходов этого блока соединен с информационным входом соответствующего канала, каждый из N входов второго блока элементов И соединен с выходом соответствуюgfftWT/

щего канала, а N выходов этого блока являются выходами устройства.

Функциональная схема устройства приоритета приведена на фиг. 1, схема блока 17 элементов И приведена на фиг. 2, схема логического блока 19 назначения приоритетов приведена на фиг. 3, схема блока 18 элементов И не приводится, этот блок по структуре идентичен блоку 17 элементов И.

Устройство содержит элемент И-НЕ 1, элемент И 2, элемент НЕ 3, элемент ИЛИ-НЕ 4, элемент ИЛИ 5, элемент НЕ 6 элемент ИЛИ 7, элемент 8 задержки, триггер 9, каналы 10 устройства, информационный вход 11 канала, выход 12 канала, вход 13 опроса устройства, вход 14 выбора режима устройства, вход 15 сброса триггеров устройства, элемент ИЛИ 16, блок 17 элементов И, блок 18 элементов И, логический блок 19 назначения приоритетов, элемент И 25, вход 20 блока 17 элементов И, вход 22 блока 18 элементов И, выход 21 блока 17 элементов И, выход 23 блока 18 элементов И, входная информационная шина 26 блока 17 элементов И, входная инфоромационная шина 27 блока 18 элементов И, вход 24 логического блока 19 назначения приоритетов, выходная информационная шина 31 логического блока 19 назначения приоритетов, выходная информационная шина 32 логического блока 19 назначения приоритетов, дешифратор 28, входы 30 дешифратора, выходы 29 дешифратора.

Устройство работает следующим образом.

В исходном состоянии триггеры 6 всех каналов сброшены сигналом логической 1, который подается на вход 15 сброса. На входе 13 опроса действует логическая 1, а на выходах 12 каждого канала 10 - логический О.

Устройство имеет два режима работы: режим циклического опроса источников запросов и режим приоритетного обслуживания. Выбор режима определяется состоянием входа 14.

Режим приоритетного обслуживания. В данном режиме на входе 14 выбора режима действует логический О, который запирает в каждом канале элемент И 1, подавая разрешение на вход элемента И 2. При возникновении запроса от источника по входу 11 1-го канала 10 элемент И 2 откроется и подает

3f/Q9Q&

JX

1 на вход элемента ИЛИ 5 и О на вход И 4.

При подаче сигнала опроса на вход 13 в виде логического О он последовательно распространяется через элементы ИМ 5 до 1-го канала, одновременно запрещая прохождение вновь поступивших запросов от источников с более высоким приоритетом через элементы И 2, что обеспечивает помехоустойчивость схемы. Одновременно во всех каналах 10, предшествующих i-му каналу, этот сигнал установит триггеры 9 в состояние 1 по цепи элементов НЕ б, ИЛИ 7 и элемента задержки 3. В i-ом канале 10 сигнал опроса закроет элемент ИЛИ-НЕ 4, в результате чего на выход IE этого канала поступит 1. Кроме того, сигнал на выходе ИЛИ-НЕ 4 установит в i-ом канале 10 триггер 9 в 1. Таким образом, триггеры 9 обеспечивают запоминание опрошенных каналов 10, блокируя прохождение новых запросов на выходы элементов И 2.

Однако, поскольку на входе 14 действует логический О, состояние триггеров не оказывает влияния на работу устройства, которая осуществляется по приоритетному принципу, причем приоритет каналов убывает с возрастанием номера канала 10.

Режим циклического опроса. В данном режиме на вход 14 устройства поступает логическая 1, в результате чего элемент И 1 действует как инвертор по отношению к сигналу на прямом выходе триггера 9. Если триггер 9 находится в состоянии 1, т.е. данный канал 10 опрашивался в предыдущем цикле, на выходе элемента И-НЕ 1 действует логический О, который блокирует прохождение сигнала от источника 11 запросов. Если триггер 9 находится в нулевом состоянии, то в данном канале 10 разрешается прохождение запроса на выход 12 канала 10. После приема запроса триггер 9 устанавливается в 1 через элемент ИЛИ 7. При этом элемент 8 задержки обеспечивает необходимую длительность сигнала на выходе 12 данного канала 10.

Таким образом, во всех каналах 10 с 1-го по i-тый триггеры 9 установлены в состояние 1 и опрос этих каналов сигналом опроса запрещается.

SfltyOf/

нулевой сигнал опроса пройдет на выход его элемента ИМ 5 к последующим каналам 10. При опросе N-rc последнего канала 10 сигнал логической 1 со схемы ИЛИ 7 и ИЛИ 16 обеспечит сброс триггеров 9 во всех каналах 10 и подготовит устройство к следующему циклу работы.

Блоки 17 и 18 элементов и содержат N групп элементов И, по N элементов в каждой группе. Для назначения приоритетов сигнал с уровнем логической 1 подается и постоянно поддерживается на одном иг входов 24 управления логического блока 19 назначения приоритетов и поступает на соответствующий вход 30 дешифратора 28. При этом на N выходах 29 дешифратора 28 появится сигнал с уровнем логической 1. Дешифратор 28 имеет N входов 30 и () выходов 29. Число используемых в устройстве различных состояний выходов 29 дешифратора 28 равно N1. С i-тсго выхода дешифратора сигнал с уровнем логической 1 поступает на второй вход соответствующего элемента И 25 в блоках 17 и 18 элементов И и открывает его т.е. производит подключение одного из входов 20 устройства к информационному входу 11 соответствующего канала 10 и выхода 12 этого канала к соответствующему выходу 23 устройства. Порядковые номера элемента И 25, который открылся, в группе элементов И в блоках 17 и 18 элементов И одинаковы, порядковые номера групп элементов И также соответствуют друг другу. Сигнал логической 1 может открыть одновременно не больше одного элемента И 25 из одной группы, причем порядковые номера в разных группах элементов И не совпадают для одновременно открытых элементов И 25 в блоках 17 и 18 элементов И соответственно, что обеспечивает для каждого канала 10 назначение своего приоритета.

Таким образом, предложенное устройство способно изменять (переназначать) приоритеты для любого количества каналов и в любой последовательности, при этом не требуется производить конструктивные изменения в устройстве, что существенно расширяет его функциональные возможности.

Предлагаемое устройство выполнено на логических элементах, триггерах. Принципы построения этих элементов общеизвестны и приведены, например, в справочнике Шило К JL

Популярные цифровые микросхемы: Справочник. - М.: Радио и связь, 1987. - 352с.

Данное устройство предполагается использовать в распределенных системах обработки информации, получающих все более широкое распространение, в целях организации информационного обмена между центральной ЭВМ и абонентами распределенной системы по общей магистрали. Авторы: А.А.Астанков

- 7 /--V

Л И,Е«Молоков

Claims (1)

1. Устройство приоритета, содержащее элемент ИЛИ и N каналов (где N - число источников запросов), каждый из которых содержит элемент ИЛИ - НЕ, ЭЛЕМЕНТ И, первый и второй элементы ИЛИ и первый и второй элементы НЕ, причем первый вход элемента И в каждом канале соединен с информационным входом канала, второй вход - с выходом первого элемента ИЛИ, а выход соединен с первым входом первого элемента ИЛИ и через первый элемент НЕ - с первым входом элемента ИЛИ - НЕ, выход которого соединен с выходом канала, а второй вход - с вторым входом первого элемента ИЛИ, второй вход первого элемента ИЛИ первого канала соединен с входом опроса устройства, а в каждом i-м канале (где

   

   - с выходом первого элемента ИЛИ (i - 1)-го канала, каждый канал, кроме N-го, содержит элемент И - НЕ, триггер и элемент задержки, причем в каждом канале выход первого элемента ИЛИ через второй элемент НЕ подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу канала, а выход второго элемента ИЛИ во всех каналах, кроме N-го, соединен через элемент задержки с прямым входом триггера, прямой выход которого соединен с первым входом элемента И - НЕ, второй вход которого соединен с входом выбора режима устройства, а выход соединен с третьим входом элемента И, инверсный вход триггера соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом второго элемента ИЛИ N-го канала, а второй вход подключен к входу сброса триггеров устройства, отличающееся тем, что оно дополнительно содержит два блока элементов И, каждый из которых содержит N групп по N элементов в каждой группе и имеет N входов, N выходов и входную информационную шину, причем в каждом из блоков элементов И выходы всех N элементов, входящих в состав одной группы, соединены между собой и с соответствующим выходом блока, вторые входы всех элементов И объединены во входную информационную шину блока, первые входы i-х элементов И каждой группы соединены между собой и с i-м входом блока, блок назначения приоритетов, содержащий N! входов управления, две выходные информационные шины и дешифратор, причем каждый вход управления соединен с соответствующим входом дешифратора, выходы которого объединены в две параллельно соединенные выходные информационные шины, причем первая выходная информационная шина блока назначения приоритетов является входной информационной шиной первого блока элементов И, а вторая выходная информационная шина блока назначения приоритетов является входной информационной шиной второго блока элементов И, N входов первого блока элементов И являются информационными входами устройства, а каждый из N выходов соединен с информационным входом соответствующего канала, каждый из N входов второго блока элементов И соединен с выходом соответствующего канала, а N выходов являются выходами устройства.