SU1483622A2 - Коммутатор - Google Patents

Коммутатор Download PDF

Info

Publication number
SU1483622A2
SU1483622A2 SU864094289A SU4094289A SU1483622A2 SU 1483622 A2 SU1483622 A2 SU 1483622A2 SU 864094289 A SU864094289 A SU 864094289A SU 4094289 A SU4094289 A SU 4094289A SU 1483622 A2 SU1483622 A2 SU 1483622A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
trigger
counter
Prior art date
Application number
SU864094289A
Other languages
English (en)
Inventor
Людмила Андреевна Стасенко
Original Assignee
Всесоюзный научно-исследовательский институт электроизмерительных приборов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт электроизмерительных приборов filed Critical Всесоюзный научно-исследовательский институт электроизмерительных приборов
Priority to SU864094289A priority Critical patent/SU1483622A2/ru
Application granted granted Critical
Publication of SU1483622A2 publication Critical patent/SU1483622A2/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение может быть использовано в системах сбора и обработки данных и позвол ет расширить функциональные возможности коммутатора. Устройство содержит генератор 1 импульсов, триггер 2, элементы И 3, 14 и 18, счетчики 4, 7, 15, 17, импульсов, запоминающие устройства 5, 8, 9, 11, 13 и 16, дешифратор 6 и блоки 10 и 12 сравнени . Введение блока 22 запуска обеспечивает автоматический запуск коммутатора через произвольно заданные интервалы времени. В описании приведен пример реализации блока 22 запуска. 1 з.п.ф-лы, 1 ил.

Description

Изобретение относится к электроизмерительной технике и может быть использовано в системах сбора и обработки данных. , $
Цель изобретения - расширение функциональных возможностей коммутатора за счет обеспечения автоматического запуска его через произвольно заданные интервалы времени. ю
На чертеже представлена функциональная схема коммутатора.
Коммутатор содержит генератор 1 импульсов, триггер 2, первый элемент И 3, первый счетчик 4 импульсов, пер- 15 вое запоминающее устройство 5, дешифратор 6, второй счетчик 7 импульсов, второе 8, третье 9 запоминающие устройства, первый блок 10 сравнения, четвертое запоминающее устройство 11, 20 второй блок 1'2 сравнения, пятое запоминающее устройство 13, второй элемент И 14, третий счетчик 15 импульсов, шестое запоминающее устройство 16, четвертый счетчик 17 импульСов, 25 третий элемент И 18, шину 19 Пуск, шину 20 Цикл, информационную шину 21. Блок 22 запуска содержит блок 23 сравнения, формирователь 24, первое 25 и второе 26 запоминающие уст- 30 ройства, триггер 27, элемент 28 запрета, пёрвый 29 и второй 30 элементы ИЛИ, последовательно соединенные высокочастотный генератор 31, блок 32 делителей, переключающее устройст- 35 во 33, счетчик 34, шину 35 Внешний пуск”, шину 36 Сброс, шину 37 Автоматический запуск.
При этом выход генератора 1 импульсов соединен с первым входом пер- до вого элемента И 3, связанного вторым входом с выходом триггера 2, а выходом - с счетным входом первого счет!чика 4 импульсов, подключенного выходом к первому входу второго элемента 45 И 14,. и к счетному входу второго ' счетчика 7 импульсов, связанного выходами с информационными входами, дешифратора бис первыми входами первого блока 10 сравнения, соединенного выходом с вторым входом второго · элемента И 14, подключенного выходом к счетному входу третьего счетчика 15 импульсов, связанного выходом с первым входом третьего элемента И 18, $$ соединенного вторым входом с шиной 20 Цикл коммутатора, а выходом - , с единичным входом триггера 2, подключенного нулевым входом к шине 19
Пуск. Второй блок 12 сравнения подключен первыми входами к первым входам первого блока 10 сравнения и к адресным входам первого запоминающего устройства 5, вторыми входами к информационным выходам четвертого запоминающего устройства 11, а выходом - к управляющему входу третьего запоминающего устройства 9, подключенного адресными входами к адресным входам второго 8, четвертого 11, пятого 13 и шестого 16 запоминающих устройств и к выходам четвертого счетчика 17 импульсов, связанного счетным входом с выходом третьего счетчика 15 импульсов, подключенного установочными входами к выходам шестого запоминающего устройства 16, подключенного информационными входами через информационную шину 21 коммутатора к информационным входам первого 5, второго 8, третьего 9, четвертого 11 и пятого 13 запоминающих устройств, последнее из которых связано выходами с вторыми входами первого блока 10 сравнения, причем выходы первого запоминающего устройства 5 (Соединены с установочными входами 'первого счетчика 4 импульсов, выходы второго 8 и третьего 9 запоминающих устройств подключены к установочным входам второго счетчика 7 импульсов, а управляющий вход второго запоминающего устройства 8 связан с выходом первого блока 10 сравнения.
В блоке 22 запуска последовательно соединены высокочастотный генератор 31, блок 32 делителей, переключающее устройство 33, счетчик 34, выход которого соединен с первыми входами блока 23 сравнения, вторые входы которого соединены с выходами первого запоминающего устройства 25, а выход - с входом формирователя 24, выход которого соединен с первыми входами первого 29 и второго 30 элеI ментов ИЛИ, второй вход первого 29 элемента ИЛИ соединен с шиной 35
Внешний пуск, а выход является выходом 38 блока 22 запуска, второй вход второго элемента ИЛИ 30 соединен с. шиной 36 Сброс, а выход - с установочными входами счетчика 34, блока 32 делителей и нулевым входом триггера '27, выход которого соединен с стробирующим входом переключающего устройства 33, управляющие входы которого соединены с выходом второго запоминающего устройства 26 установочный вход триггера 27 соединен с выходом элемента 28 запрета, . вход которого является первым входом 39 блока 22 запуска, а управляющий вход соединен с шиной 37 Автоматический запуск, выход четвертого счетчика 17 импульсов соединен с адресными входами второго 8, третье- ю го 9, четвертого 11, пятого 13 и шестого 16 запоминающих устройств и вторым входом 40 блока 22 запуска, соединенного с адресными входами запоминающих устройств 25 и 26, информа- 15 ционные входы которых через третий вход 41 блока 22 запуска соединены с информационной шиной 21 коммутатора.
Коммутатор работает следующим об- 2о го тактового импульса. По истечении времени коммутации первого заданного канала в цикле на выходе счетчика 4 импульсов появляется сигнал, который поступает на вход счетчика 7 импульсов и изменяет его состояние на единицу. Таким образом, в счетчике 7 импульсов формируется номер следующего подключаемого канала. С выхода счетчика 7 импульсов текущий номер подключаемого канала поступает на вход второго блока 12 сравнения, на второй вход которого из запоминающего устройства 11 поступает но? зр последнего подключаемого канала до пропуска каналов. После подключения последнего канала до пропуска каналов на выходе блока 12 сравнения появляется сигнал, который записывает номер перразом.
Перед началом работы с помощью внешнего устройства производится заполнение запоминающих устройств 5, 8, 9, 11, 13, 16, 25, 26 через информационную шину 21 и установка счетчика 17 импульсов (счетчик номера измерения параметров цикла) и счетчика 34 блока 32 делителей в нулевое состояние, установка содержимого нулевых ячеек запоминающих устройств 5, 8, 11, 16, задающих параметры цикла в первой группе циклов, и запоминающих устройств 25 и 26 на выходе этих устройств, и установка счетчика 4 импульсов (счетчик времени коммутации) в соответствии с содержимым нулевой ячейки запоминающего устройства 5. Производится установка счетчика 7 импульсов (счетчик номера канала) в соответствии с номером первого канала в группе циклов и счетчика 15 импульсов (счетчик числа циклов) в соответствии с числом циклов в первой группе циклов. Сигнал.по шине циклического режима (шина 20 Цикл) подается на вход элемента И 18. Сигнал по шине 19 Пуск переводит триггер 2 в состояние, разрешающее элементу И 3 пропускать импульсы с генератора 1 импульсов. С выхода счетчика 7 импульсов номер канала поступает на .' вход дешифратора 6, который вьщает управляющий сигнал включения канала, и происходит коммутация первого заданного канала в цикле. Импульсы генератора 1 поступают на вход счетчика 4 импульсов, содержание которого меняется на единицу с приходом каждового канала после пропуска каналов в счетчик 7 импульсов. С выхода счетчика 7 импульсов текущий номер коммутируемого канала поступает на вход 25 первого блока 10 сравнения, на второй вход которого из запоминающего устройства 13 поступает номер последнего коммутирующего канала в цикле. После коммутации последнего канала 3Q в цикле на выходе первого блока 10 сравнения и на выходе счетчика 4 импульсов появляются сигналы при совпадении которых на выводе элемента И 14 формируется сигнал. Этот сигнал пос— тупает на вход счетчика 15 импульсов 35 и изменяет его содержимое на единицу. После того, как устройство отработает число циклов, равное числу циклов, задаваемых запоминающим устройством 40 16, счетчик 15 импульсов устанавливается в нулевое состояние и изменяет содержимое счетчика 17 импульсов на единицу. Счетчик.17 импульсов формирует адрес ячеек запоминающих уст-?
45 ройств 8, 9, 11, 13, где хранятся параметры следующей группы циклов, которая начинается с приходом следующего сигнала по шине Пуск. Сигнал, сформированный счетчиком 15 импуль5θ сов, поступает на вход элемента И 18.
При наличии сигнала Цикл на втором входе элемента И 18 сигнал. с выхода элемента И 18 переводит триггер 2 в состояние, запрещающее элементу И 3 __ пропускать импульсы с генератора 1 55 _ импульсов, коммутация каналов прекращается до прихода следующего сигнала
Пуск по шине 19 или по шине 35 Внешний пуск.При наличии сигнала на шине 37 АвΊ тематический запуск сигнал с выхода элемента И 18 одновременно через элемент 28 запрета переводит триггер 27 в состояние, снимающее запрещающий строб с стробирующего входа переключающего устройства 33, разрешая тем самым прохождение на счетный вход счетчика 34 импульсов с соответствующих выходов блока 32 делителей, которые делят.импульсы с высокочастотного генератора 31 в заданное число раз. Номер подключаемого входа блоеп 32 делителей определяется кодом адреса, подаваемого на адресные входы переключающего устройства 33 с выходов запоминающего устройства 26, в ячейках которого записан порядок интервала времени, через который должен начаться опрос новой группы циклов . Код с выхода счетчика 34 поступает на первые входы блока 23 сравнения, на вторых входах которого стоит код величины интервала времени, через который должен начаться опрос новой группы циклов, с выходов запоминающего устройства 25. При совпадении кодов импульс с выхода блока 23 сравнения поступает на вход формирователя 24 и через элемент ИЛИ 29 на нулевой вход триггера 2, переводя его в состояние, разрешающее схеме И 3 пропускать импульсыс генератора 1 импульсов, начиная опрос следующей группы циклов по вышеописанному способу. -Одновременно импульс с выхода формирователя 24 через элемент ИЛИ 30 переводит счеТчик 34 и блок 32 делителей в исходное состояние и устанавливает триггер 27 в состояние, запрещающее прохождение импульсов с переключающего устройства 33.После того,как коммутатор отработает число циклов, равное числу циклов, задаваемых запоминающим устройством 16, содержимое счетчика 17 импульсов изменяется на единицу, формируя следующий адрес ячеек запоминающих устройств 25 и 26, где хранятся параметры интервала времени, через который должен начаться опрос следующей группы циклов.
Импульс с выхода элемента 18, означающий конец опроса группы циклов, через элемент 28 запрета при наличии разрешающего сигнала на шине 37 Автоматический запуск переводит триггер 27 в состояние, разрешающее про-'! хождению импульсов на счетчик 34, чем-начинается формирование интерва ла времени, через который начнется jonpoc следующей группы циклов. Так
I Осуществляется многократный автомати1 „ I ческии запуск коммутатора через произвольно заданные интервалы времени. При необходимости прервать работу на шину 36 подается сигнал Сброс, устанавливающий триггер 27 в состояние, запрещающее прохождение импульсов с. переключающего устройства 33. При отсутствии сигнала Автоматический запуск на шине 37 запуск коммутатора осуществляется через шину 35 Внешний пуск от внешних устройств.

Claims (2)

  1. Формула изобретения
    1. Коммутатор по авт.св. № 1179523, отличающийся тем, что, с целью расширения функциональных · возможностей за счет автоматического запуска, введен блок запуска, первый вход которого соединен с выходом третьего элемента И, второй и третий входы блока запуска соединены соответственно с выходом четвертого < счетчика и информационной шиной, выход блока запуска соединен с нулевым входом первого триггера,
  2. 2. Коммутатор по π. 1, о т л и -чающийся тем, что блок запуска содержит блок сравнения, формирователь, первый и второй запоминающие устройства, триггер, элемент запрета, первый и второй элементы ИЛИ, последовательно соединенные высокочастотный генератор, блок делителей, переключающее устройство, счетчик, выход которого соединен с первыми входами блока сравнения, вторые входы которого соединены с выходом первого запоминающего устройства, выход блока сравнения соединен с входом формирователя, выход которого соединен с первыми входами первого и второго элементов ИЛИ, второй вход первого элемента ИЛИ соединен с шиной Внешний пуск, а выход является выходом блока запуска, второй вход второго элемента ИЛИ соединен с шиной Сброс',' а выход - с установочными входами счетчика, блока делителей и нулевым входом триггера, выход которого соединен со стробирующим входом переключающего устройства, управляющие входы которого соединены с выходом второго запоминающего устройства, установоч9 ный вход триггера соединен с выходом, элемента запрета, вход которого является первым входом блока запуска, управляющий вход элемента запрета соединен с шиной Автоматический запуск, второй вход блока запуска соединен с адресными входами первого и второго запоминающих устройств, инg формационные входы которых соединены с третьим входом блока запуска.
SU864094289A 1986-05-13 1986-05-13 Коммутатор SU1483622A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864094289A SU1483622A2 (ru) 1986-05-13 1986-05-13 Коммутатор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864094289A SU1483622A2 (ru) 1986-05-13 1986-05-13 Коммутатор

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1179523 Addition

Publications (1)

Publication Number Publication Date
SU1483622A2 true SU1483622A2 (ru) 1989-05-30

Family

ID=21247773

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864094289A SU1483622A2 (ru) 1986-05-13 1986-05-13 Коммутатор

Country Status (1)

Country Link
SU (1) SU1483622A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 991588, кл. Н 03 К 3/84, 1980. Авторское свидетельство СССР № 1179523, кл. Н 03 К 17/00, 1982. *

Similar Documents

Publication Publication Date Title
SU1483622A2 (ru) Коммутатор
US4008404A (en) Interval timer
EP0017479A1 (en) Memory refresh control apparatus
US4517473A (en) Solid-state automatic injection control device
SU1324091A1 (ru) Генератор псевдослучайных чисел
SU1328919A1 (ru) Устройство управлени электродвигателем
SU1270879A1 (ru) Многоканальный программируемый генератор импульсов
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1441420A1 (ru) Устройство дл поиска информации
SU1453401A1 (ru) Генератор случайных чисел
SU771891A2 (ru) Дискретный согласованный фильтр
SU1019340A1 (ru) Управл емый генератор развертки
SU1522409A1 (ru) Декодирующее устройство
SU1478339A2 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
SU1106013A1 (ru) Аналого-цифровой преобразователь
SU1660147A1 (ru) Генератор псевдослучайных последовательностей
SU1580542A1 (ru) Формирователь импульсов
SU1179523A1 (ru) Коммутатор
RU1795540C (ru) Устройство дл формировани последовательности команд
SU1575187A1 (ru) Устройство дл контрол кодовых последовательностей
SU1656674A1 (ru) Формирователь сетки частот
SU1550477A1 (ru) Устройство дл программного управлени
SU1585791A2 (ru) Цифровой дискриминатор
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов