RU1815644C

RU1815644C - Устройство дл контрол хода программы управл ющей вычислительной машины

Info

Publication number: RU1815644C
Authority: RU
Inventors: Анатолий Иванович Иванов; Виталий Евгеньевич Кладов; Валерий Борисович Забродский
Original assignee: Уфимский авиационный институт им.Серго Орджоникидзе
Priority date: 1990-08-20
Filing date: 1990-08-20
Publication date: 1993-05-15

Abstract

Изобретение относитс к вычислительной технике и может.быть использовано в вычислительных управл ющих устройствах. Цель изобретени - уменьшение времени выполнени программы и расширение области применени за счет возможности работы с процессорами, с конвейером команд и опережающей выборкой команд. Поставленна цель достигаетс тем, что в устройство введены одновибратор 10, регистры 1 и 4, триггеры 6.8,21, элементы И 11 и ИЛ И 9, дополнительный св зи. Контроль осуществл етс путем суммировани кодов команД на линейном участке программы и сравнени при переходе на новый линейный участок реального и прогнозируемого адреса перехода. 2 ил. (Л С

Description

17

00

ел

(

fc

flte/

Изобретение относитс к вычислительной технике и может быть использовано при построении надежных управл ющих вычислительных машин (УВМ), нечувствительных к сбо м программы.

Целью изобретени вл етс уменьшение времени выполнени программы и расширение области применени за счет возможности работы с процессорами с конвейером команд и опережающей выборкой команд.

На фиг. 1 изображена структурна схема устройства; на фиг. 2 - пример программы .

Устройство (см.фиг.1) содержит первый регистр адреса 1, первый блок пам ти 2, второй блок пам ти 3, второй регистр адреса 4, схему сравнени 5, триггер ошибок 6, накапливающий сумматор 7, триггер очистки 8, элемент ИЛИ 9, одновибратор 10, элемент И 11, входы: подтверждение данных 12, чтение данных 13. запрос ПЗУ 14. чтение очистка 15. разрешение прерывани 16. выходы запроса прерывани 17. вход начальной установки 18, информационный вход 19, адресный вход 20, триггер задержки 21.

На фиг.2 представлен пример части программы. В программе можно выделить несколько линейных участков. Начинаютс они с начальной точки (команды) программы и с точек программы, на которые происходит переход, в результате выполнени команд , св занных с изменением счетчика команды и нарушени последовательного выполнени команд. На фиг.2 показаны и пронумерованы данные точки - начало линейных участков программы. В скобках указаны их адреса. В общем случае во всей программе существует N таких точек (команд ), хран щихс в чейках с адресами AI ... ANНа фиг. 2 показаны также точки (обведены ) m + 1...М, в которых возможно по вление активного (1) сигнала очистки на линии 15 и переход на другой линейный участок программы. Необходимо отметить, что сигнал очистки по вл етс не при считывании команды ветвлени , в результате выполнени которой происходит переход на начало нового линейного участка программы l(m) а из-за опережающей выборки команд после считывани еще нескольких команд, следующих за данной командой по выполн емому линейному участку программы.

Устройство предназначено дл контрол хода программы УВМ, построенных на базе современных процессоров, имеющих

,

Ю

конвейер команд (например, микропроцессоры 1810 ВМ86, INTEL 18086).

В данных процессорах используетс опережающа выборка команд и формиру5 етс очередь команд. При передаче управлени в другое место программы (на начало нового линейного участка программы) конвейер команд очищаетс , и после чего начинает заполн тьс командами нового линейного участка программы. Сигнал очистки конвейера (дл микропроцессора 1810 ВМ86. например, это сигнал Y QS1-QSO QS1 + Q5TJ, активный уровень которого (1)

15 по вл етс при QS1 0, QSO идентифицирует переход к началу нового линейного участка программы и подаетс на соответствующий вход устройства.

Сигналы на лини х 12, 13,15, 17,18, 19,

20f 20 соответствуют стандартному интерфейсу Multibus и его советскому аналогу U 41. Сигнал запроса ПЗУ на линии 14 вырабатываетс вычислительной машиной (например, с помощью вход щего в его состав селектора

25 адреса при ее обращении к зоне адресов ее программы).

Контроль работы УВМ осуществл етс путем суммировани кодов команд на линейном участке и сравнении при переходе

30 на новый линейный участок программы реального и прогнозируемого значени адреса перехода. Прогноз осуществл етс на основе начальной точки исполн емого линейного участка и суммы кодов команд, счи35 тайных процессом. УВМ к моменту по влени сигнала Очистка, свидетельствующего о переходе на новый линейный участок программы. Таким образом,

.. обеспечиваетс как контроль правильности считывани команд при выполнении линейного участка программы, так и правильность перехода на новый линейный участо1с.программы .

45 Запись информации в регистры 1. 4, триггер 6 происходит по фронту 0/1 на их синхровходах, суммирование кодов в сумматоре 7 - по фронту 1 /0 на его синхровхо- де.

50 При равенстве кодов на входах схемы сравнени 5 на ее выходе сигнал логической Г, при неравенстве - О.

Одновибратор 10 формирует короткий положительный импульс по фронту 0/1 на

55 своем входе. Длительность импульса должна быть достаточной дл сброса триггера очистки 8 и сумматора 7.

Первый блок пам ти 2 прошит следующим образом. По адресам AI ,.. AN, соответствующим началам линейных участков

программы записаны их пор дковые номера 1...N. В чейках с другими аж адресами записан один и тот же код равный N+1.

Второй блок пам ти разделен на 1 ...N+1 зоны. Объем каждой зоны равен 2Р. где: р - разр дность сумматора. 1...N зоны соответствуют линейным участкам программы, начинающимс соответственно с 1...N точки. N+1 зона соответствует случаю сбо . В чейках 1/3|т, гДе номер зоны, а

2 К - сумма (или Р младших разр дов суммы) кодов команд (К), считанных от точки I начала линейного участка програм- мы до точки m данного линейного участка программы, когда возможно по вление сигнала очистки на линии 15, свидетельствующем о переходе на новый линейный участок программы; записан адрес Ai(m) начала но- вого линейного участка программы, на которой возможен переход в данной точке М. В остальных чейках 1 ...N зон, во всех чейках N+1 зоны записан код, равный адресу; вход щему в неиспользованную область адре- сов вычислительной машины,Триггер задержки 2.1 предотвращает ложное срабатывание триггера ошибки 6 при считывании первой команды программ и обработки прерывани по сбою,

Устройство работает следующим образом .

При включении питани по активному уровню (О) сигнала начальной установки на линии 18 происходит установка триггера ошибки 6. При включении питани и при переходе на новый линейный участок программы в процессе с конвейером команд происходит его очистка, сопровождающа - с по влением активного уровн ( 1) сигнала на линии очистки 5. Это приводит к сбросу триггера очистки 8, обнулению сумматора 7 и записи адреса в регистр 4.

Процессор УВМ обращаетс к ПЗУ про- граммы за первой командой линейного участка программы, выдава ее адрес. Обращение сопровождаетс по влением активного (О) уровн сигнала на линии Запрос ПЗУ 14. по которому происходит уста- новка триггера очистки 8. По фронту 0/1 на выходе триггера очистки 8 происходит запись адреса начала нового линейного участка программы в регистр адреса 1, На выходе первого блока пам ти 2 формируетс номер начала линейного участка программы. Он поступает на первую группу входов (старшие разр ды) второго блока пам ти 3. На его вторую группу входов (младшие разр

0

5 0 5

с 0

5 0 5

0

ды) подаетс информаци с сумматора 7, который в начале линейного участка обнулен .

При считывании команд линейного участка программы (процесс считывани идентифицируетс по влением активного (О) уровн сигналов на лини х 12,13,14)фронту 1/0 на синхровходе сумматора 7 происходит суммирование старого содержани сумматора 7 с кодом считанной команды, в результате чего в сумматоре 7 образуетс сумма (или Р младших разр дов суммы) считанных к этому моменту кодов команд выполн емого линейного участка программы. Второй блок пам ти формирует адрес начала другого линейного участка, на который может перейти процессор УВМ в текущий момент времени.

Контроль осуществл етс в моменты перехода на новый линейный участок программы . При этом по активному (О) сигналу на линии Очистка 15, сформировавшему фронт 0/1 на синхровходе регистра 4 происходит запись ожидаемого адреса перехода с второго блока пам ти 3 в регистр 4. В схеме сравнени 5 осуществл етс сравнение реального адреса перехода, установленного в этот момент на шине адреса 11 и ожидаемого, записанного в регистр 4.

В случае несовпадени по фронту 0/1 с выхода триггера очистки 8, по вл ющемус при считывании первой команды нового линейного участка программы, происходит сброс триггера 6, формируетс активный (О) уровень сигнала на линии Запрос прерывани 17. Процессор УВМ формирует активный (О) уровень сигнала на линии разрешени прерывани 16, который устанавливает триггер 6 и снимает активный уровень сигнала на линии 17. и переходит к программе обработки прерывани . При отсутствии сбоев при выполнении линейного участка программы в момент по влени фронта 0/1 на синхровходе триггера 6 значени сигналов на входах схемы сравнени совпадают, а на ее выходе сигнал логической 1, сброс триггера 6 не происходит.

Claims

Формула изобретени

Устройство дл контрол хода программы управл ющей вычислительной машины, содержащее первый блок пам ти, второй блок пам ти, накапливающий сумматор, схему сравнени , причем информационный вход накапливающего сумматора вл етс информационным входом устройства, отличающеес тем. что, с целью уменьшени времени выполнени программы и расширени области применени устройства за счет возможности работы с процессорами с конвейером команд и опережающей выборкой команд, в него введены одновиЬратор. триггер очистки, триггер ошибки, триггер задержки , первый и второй регистры адреса, элемент И, элемент ИЛИ, причем первый вход схемы сравнени вл етс адресным входом устройства и соединен с информационным входом первого регистра адреса, группа выходов которого соединена с группой адресных входов первого блока пам ти, группа информационных выходов которого соединена со старшими разр дами адресного входа второго блока пам ти, младшие разр ды адресного входа которого соединены с группой выходов накапливающего сумматора , группа информационных выходов второго блока пам ти соединена с группой информационных входов второго регистра адреса, информационный выход которого соединен с вторым входом схемы сравнени , выход которой соединен с информационным входом триггера ошибки, выход которого вл етс выходом запроса прерывани устройства, вход установки триггера ошибки соединен с выходом триггера задержки , информационный вход которого соединен с шиной потенциала логической

единицы устройства, вход сброса триггера задержки соединен с выходом элемента И, входы которого вл ютс входами начальной установки и подтверждени прерывани устройства, синхровходы триггера

ошибки, триггера задержки и первого регистра адреса соединены с выходом триггера очистки, информационный вход которого соединен с шиной потенциала логической единицы устройства, синхровход триггера очистки, первый вход элемента ИЛИ соединен с входом запроса ПЗУ устройства, вход сброса триггера очистки соединен с выходом одновибратора, синхровходом второго регистра адреса, входом сброса накапливающего сумматора, синхровход которого соединен с выходом элемента ИЛИ, второй и третий входы которого вл ютс соответственно входами чтени и подтверждени данных устройства, вход

одновибратора вл етс входом очистки устройства .