SU736100A1 - Внешнее устройство управлени - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  управлени  процессором или внешними устройствами.

Известно устройство управлени , содержащее блок набора информации, блок формировани-  управл ющих сигналов , блок признаков пультовых операций , блок управлени  и блок индикации , соединенные между собой и процессором с помощью системы адресных , информационных и управл ющих шин 1 .

Недостатком известных инженерных пультов управлени   вл ютс  ограниченные функциональные возможности в автоматическом режиме работы процессора .

Наиболее близким техническим решением к описываемому изобретению  вл етс  устройство, содержащее блок св ви с процессором, блок набора информации, блок управл ющих сигналов и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управл ющих сигналов и блока св зи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управл ющих сигналов и выходу блока набора информации, а третий вход и второй выход блока св зи с процессором подключены ко входу и выходу устройства 2 .

Недостатком данного инженерного пульта управлени   вл етс  сравнительно большое врем  поиска неисправ10 ности процессора при ручной работе с инженерного пульта.

Цель изобретени  - со}сращение непроизводительных затрат за счет уменьшени  времени поиска неисправности процессора.

Поставленна  цель достигаетс  тем, что во внешнее устройство управлени , содержащее блок св зи с процессором , блок набора информации, блок управлени  и регистр индикации, первый и второй входы которого подключены соответственно к первым выходам блока управлени  и блока св зи с процессором, первый и второй входы которого подключены соответственно ко второму выходу блока управлени  и выходх блока набора информации , третий вход и второй выход блока св зи с -процессором подключены

соответственно к выходу и входу процессора , введены блок задани  отображени  предыдущего состо ни  и регистр предыдущего состо ни ,входы которого подключены соответственно к выходу регистра индикации и к третьему выходу блока управлени , вход которого подключен к выходу блока задани  отображени  предыдущего состо ни .

Кроме того, блок задани  отоефажени  предыдущего состо ни  содержит дешифратор и переключатель, выход koTOporo через дешифратор соединен с Ьыходом блока.

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит блок 1 набора информации, включающий переключатели 2, 3 и 4 набора информации, блок 5 управлени , регистр б индикации,, регистр 7 предыдущего состо ни ,, блок 8 задани  отображени  предыдущеi x состо ни , в состав которого вход т переключатель 9 и дешифратор 10,, предназначенный -дл  формировани  сигналов занесени  предыдущего состо йи . Инженерный пульт подключаетс  к процессору 11 через блок 12 св зи с процессором. Процессор имеет регистровую структуру и все регистры его св заны между собой и с оперативной пам тью только через общие ин|формационные потоки и арифметико-ло гическое устройство. Управление процессором осуществл етс  при помода сигналов, поступающих через блок 12 св зи с процессором с блока 5 управлени . Ответные сигналы и инфомаци  передаютс  из процессора в инженерный пульт через блок 12 св зи с процессором. Эти блоки обеспечивают подключение регистров устройства к основным информационным и управл ющим потокам процессора 11 И позвол ют осуществить передачу информации между отдельными регистрами процессора и инженерным пультом управлени  через общие информационные и управл ющие потоки. Блок 5 содержит органы управлени  (кнопки и переключатели) и элементы, запо1линающие признаки пультовых операций , которые должны быть выполнены. Эти элементы (триггеры) устанавливаютс  в единичное состо ние при нажати 1 оператором соответствующих кнопок на пульте управлени  (чтение запись, установка адреса команды и т.д..)..

Блок 1 набора информации содержит группу переключателей 2, 3 и 4. Группа перекл.)чателей 2 предназначена дл  задани  адреса команды, адреса микрокоманды, номера внешнего устройства при начальной загрузке прог .рашл, а также байта информации, записываемого с пульта управлени . Группа переключателей 3 предназначена дл  задани  адреса- оперативной пам ти при выполнении чтени  или записи с инженерного пульта управлени , адреса сравнени  любого уровн  номера регистра процессора. Переключатель 4 предназначен дл  задани  типа пам ти (основани , мультиплексна , регистры процессора и т.д.).

Регистр 6 индикации предназначе дл  хранени  переменной информации, которую необходимо индицировать на инженерном пульте управлени . Устройство имеет также посто нную индикацию содержимого некоторых регистров и состо ни  управл ющих триггеров процессора. Большинство функций пульта управлени  выполн етс  в остановленном состо нии процессора (т.е. когда никакие микропрограммы не выполн ютс ), Дл  управлени  определенной пультовой операцией переключатели управлени  устанавливаютс  в необходимое положение, и нажимаетс  соответствующа  кнопка. Некоторые пультовые операции реализуютс  полностью аппаратными средствами, при выполне нИИ других - используетс  устройство MHKponporpaMiviHoro управлени  процессора.Аппаратными средствами реализуютс  такие функции, как сравнение адресов, пуск и останов процессора, установка адреса микрокоманды, вывод на индикацию какого-либо общего, специального или универсального регистра, вывод на индикацию предыдущего состо ни  какого-либо общего, специального или универсального регистра. Дл  выполнени  этих функций при нажатии соответствуюгдих кнопок блока 5 управлени  или установке переключател  9 в блоке 8 задани  отображени  предыдущего состо ни  формируютс  управл ющие сигналы, которые через блок 12 св зи с процессором поступают в процессор, где осуществл ют соответствующие этим наборам выше перечисленные функции. Все остальные функци устройства реализуютс  микропрограммно . Так, например, при нажатии соответствующей кнопки (чтение, запись, установка адреса команды , начальна  загрузка программы и т.д.) устанавливаетс  в единичное состо ниесоответствующий триггер в блоке 5 управлени  и. .формируетс  сигнал запроса от пульта, который через блок 12 св зи с процессором поступает в процессор. Если процессор находитс  в остановленном состо нии, то производитс  переход к выполнению специальной микропрограммы, котора  анализирует состо ние блока 5 управл ющих сигналов через блок 12 св зи с процессором. В зависимости от причины , вызвавшей ручную операцию (чтение, запись и т.д.), производитс  передача информации из оператив|ной пам ти в регистр 6 индикации или передача информации, установлен . -ной на пульте, в  чейку пам ти, задан ную на переключател х блока 1 набора информации. Несмотр  на то, что современные системы обработки данных обладают довольно мощными средствами обнаружени  места неисправности, например микропрограммна  диагностика процес сора, все же иногда приходитс  поис неисправностей осуществл ть вручную, т.е. с использованием средств инженерного пульта управлени  и осциллографа . Обычно схема обнаружени  ошибки вырабатывает сигнал Сбо , по которому останавливает работу процессор с запаздыванием в один или более ма шинных тактов. При выполнении этих тактов информаци , характеризующа  неисправность, может- измен тьс  и, следовательно, причина неисправност пропадает. В качестве .примера рассмотрим сбой адресного регистра пам ти микропрограмм. В начале каждого машинного такта выбираетс  микроком да, состо ща  из двух частей, перва часть  вл етс  операционной и управ л ет работой процессора, втора  часть  вл етс  адресной и указывает адрес следующей микрокоманды, кото .ра  должна выполн тьс  следующей. Адрес следующей микрокоманды, указываемый в предыдущей микрокоманде, определ етс  неоднозначно и зависит от состо нии индикаторов процессора и, в зависимости от их состо ни , гфоизводитс  переход к той или иной микрокоманде. Адрес любой микрокоманды контролируетс  по модулю два, и, если обнаружен сбой в микрокоман де, вырабатываетс  сигнал сбо . По этому сигналу производитс  останов машины, но к этому моменту времени из микропрограммной пам ти уже считалась следующа  микрокоманда к в адресный регистр микропрограммной пам ти занесен новый адрес, не св занный с ошибкой. Так как перехо к любому адресу микропрограммной пам ти может выполн тьс  из многих микрокоманд вызывает довольно длительный по времени процесс. Этот процесс еще больше увеличиваетс  при перемеживающихс  сбо х. Рассматриваемое устройство управ лени  процессором позвол ет уменьшит врем  поиска неисправности за счет наличи  регистра 7 предыдущего состо ни  и блока 8 задани  отображени предыдущего состо ни . При обнаруже нии ошибки в оборудовании процессор работа процессора о стан а вливаетс  (если задан режим останов по сбою на инженерном пульте) и в регистре 6 индикации высвечиваетс  один из указателей сбо  (сбой адресного регистра, сбой информационного регистра и т.д.). После чего включаютс  диагностические средства локализации неисправности, если с пo ющью диагностических средств не удалось локализовать ошибку, то производитс  поиск неисправности с помощью инженерного пульта (ручной поиск). Дл  этого в блоке 8 задани  отображени  предыдущего состо ни  устанавливаетс  с переключател  9 положение , указывающее необходимый регистр,например регистр адреса микропрограммной пам ти, изаново запускаетс  программа, в которой обнаружена ошибка. Выходы переключател  9 поступают в дешифратор 10, формирующий управл ющие сигналы предварительного отображени , которые через блок 5 управлени  и блок 12 св зи с процессором поступают в процессор и подключают соответствующий регистр процессора к блоку 12, а затем в регистр б индикации. Таким образом, вс кий раз когда измен етс  информаци  в заданном регистре с помощью блока 8 задани  отображени  предыдущего состо ни , он заноситс  в регистр 6 индикации, а содержимое регистра 6 инд11кации по предыдущему занесению информации в регистр по синхросигналу перено-. ситс  в регистр 7 предыдущего состо ни . Таким образом, при обнаружении сбо  в регистре 7 предыдущего состо ни  хранитс  содержимое регистра в момент сбо . Устройство управлени  обеспечивает следующие функции: формировани  отдельных управл ЮШ .ИХ сигналов (пуск, останов, прерывание и т . д„) управление переключением режима работы процессора; останова или перехода по сравнению набранного на пульте и текущего адресов соответствующего уровн  (адресов микрокоманд или команд); управление реакцией процессора на обнаружение сбоев в его работе; передачу информации из  чеек оперативной пам ти или регистров процессора адресуемых при помощи блока 4 набора информации в регистр 6 индикации ;. передачу информации, установленной вручную в блоке 1 набора информации, в адресные регистры процессора или  чейки оперативной пам ти, адресуемые при блока 1 набора информации; передачу информации (адресной, управл ющей и т.д.), определ ющей предыдущее состо ние процессора (до момента ее изменени ) в регистр 7 предыдущего состо ни , , адресуемой с помощью блока 8 задани  отображени  предыдущего состо ни .

Claims (2)

1. Внешнее устройство управлени , содержащее блок св зи с процессором, блок набора информации, блок управлени  и регистр индикации, первый и второй Bxoxfbi которого подключены соответственно к первым выходам блока управлени  и блока св зи с процессором , первый и второй входы которого подключены соответственно ко второму выходу блока управлени  и выходу блока набора информации, третий вход и второй выход блока св зи с процессором подключены соотвественно к выходу и входу процессора , отличающеес  тем, что, с целью сокращени  непроизводительных затрат за счет уменьшени  времени поиска неисправности процес . сора, в него введены блок задани 

отображени  предыдущего состо ни  и регистр предыдущего состо ни , входы которого подключены соответственно к выходу регистра индикации и к третьему выхбду блока управлени , вход которого подключен к выходу блока задани  отображени  предыдущего состо ни .

1 2. Устройство по п,1, отличающее с  тем, что блок задани  отображени  предыдущего состо ни  содержит дешифратор и переключатель , выход которого через дешифра .тор соединен с выходом блока.

Источники информации, прин тые во внимание при экспертизе

1о Патент Великобритании 1108800, кл. G 4 А, 1968.

2. Процессор ЭВМ ЕС-1020. Под редакцией A.M. Ларионова, М,, Статистика, 1975 (прототип).

JUUt