JPS6013592B2 - シ−ケンスコントロ−ラのデ−タバス故障診断装置 - Google Patents

Description

【発明の詳細な説明】 本発明は継電器や無銭点回路で構成したワィアードロジ
ツク方式のシーケソスコント。

ーラに代わり、シーケンスの変化に対して配線によらず
全て、プログラム記憶装置に格納したプログラムの変化
により処理することのできるプログラム処理方式のシー
ケンスコントローラ、特にこのコントローラの中央処理
装置と入出力装置との間でデータを授受する媒体である
データバスの故障診断装置に関するものである。プログ
ラム処理方式のシーケンスコントローフは、各入力デー
タの処理手順を命令の集合で形成した、いわゆるプログ
ラムをプログラム記憶装置に格納し、この記憶装置のア
ドレスをプログラムカウンタで順次指定走査してプログ
ラムを繰り返し読み出す。

読み出したプログラムに従って、演算処理装置は入出力
装置からデータを取り込み、処理し、処理した結果を入
出力装置のプログラムによって定められたアドレスに格
納する。そして入出力装置に格納したデータを制御対象
に印加する。このようにして、例えば種々のプロセスの
状態、操作員の運転指令の状態を入力データとして取り
込み、これをプログラムに従って処理し、処理結果を制
御対象に印加することによって、制御対象である制御バ
ルブあるいはモータ等を、予め定められた条件、順序に
従し、て開閉あるいは始動停止制御する。この種のシー
ケンスコント。

ーラは多数の入出力装置を備えているため演算処理装置
と入出力菱層とはそれぞれ独立に配線せず、１組のバス
ラインあるいはコモンバスを使用して、時分割でデータ
を伝送するようにしている。このようなデ−タバスに短
絡、断線、混触その他の故障が発生すると、演算処理装
置へ送出するデータ、あるいは入出力装置へ送出するデ
ータが正規のものとは異なったものになってしまい制御
対象を誤動作してしまう。そこで、従来は第１図に示す
ようなパリティチェック方式の故障診断装置を備えてい
た。以下この図について説明する。１は中央処理装置で
あり、２はこの装置によって処理されるデータ、あるい
は処理したデータを格納する入出力装置、３はデータ送
受の媒体であるデータバスである。

データバス３の一端には中央処理装置１が接続してあり
、途中には多数の入出力装置２がそれぞれ接続してある
。４はパリティジェネレータであり、中央処理装置１か
ら入出力装置２に送出するデータを取り込んでこのデ−
夕に対応するパリティビットを生成して出力する。

データバス３の他端にはパリティチェック回路５が接続
してあり、この回路５にはデータバス３で送出されるデ
ータと、同時にパリティジェネレータ４からのパリティ
ビットをパリティビット線６を介して入力するようにし
てある。このように構成し、中央処理装置１からデータ
がデータバス３に出力されると、同時にパリティジヱネ
レータ２はこのデータに対応したパリティビットをパリ
ティビット線６に出力する。パリティチェック回路５は
中央処理装置１からのデータと、パリティビットを、デ
ータバス３とパリティビット線６とから取り込み、パリ
ティチェックを行ない、これが誤っているとデータバス
３の故障とみなし、故障信号ａを出力する。そして、こ
の信号ａによって、警報あるいはシーケンスコントロー
ラを停止し、制御対象の誤動作を未然に防止するように
していた。ところが、従来のパリティチェック方式によ
りデータバスの故障を診断するようにしたものは、デー
タバス３にパリティビット用のビット線６を付設しなけ
ればならない。

また、パリティチェック回路５によるパリティのチェッ
クは、データと４パリティビットが確立したタイミング
を取ってチェックしなければならない。そのため、タイ
ミング回路等が必要であり、構成が複雑化してしまう欠
点がある。また、パリティビットを生成するためのパリ
ティジェネレータ４が必要であり、全体的に装置が複雑
、高価となってしまうというのが現状である。更に、パ
リティチェック方式のものは、データバス３が故障して
も、パリティチェック回路５に入力されるデータがチェ
ック条件を満たしている限り、その故障を検出すること
ができないという欠点がある。本発明は上記の点に鑑み
て成されたものであり、データバスに何らの信号線をも
付設することなく、簡単な構成でより確実にデータバス
の故障を診断できるシーケンスコントローラのデータバ
ス故障診断装置を得ることを目的とする。

上記したようにプログラム処理方式のシーケンスコント
ローラは、記憶装置を主体にした時分割動作をするため
、基本的なタイミングとしては、プログラム記憶装置か
ら命令を読み出して釆るフェツチサィクルと、その命令
を実行するェクスキュートサィクルとの繰り返しとなる
。

これら、フェツチサイクルとヱクスキュートサイクルと
を合せて命令サイクルという。この命令サイクルのうち
、エクスキユートサイクルにおいては、データバス３は
データの送受が行われるが、フェッチサイクルにおいて
は、データバス３での送受はなく、いわゆる空き状態に
なっている。本発明はこの点に着目し、このデータバス
の空き期間を利用してデータバスの故障を診断するよう
にしたもので、その特徴とするところは、プログラム処
理方式のシーケンスコントローラにおいて、フェーズレ
ジスタからのフェツチ信号を受けてゲートを開くゲート
手段と、予め定めたデータを前記ゲート手段を介してデ
ータバスの一端に常時印加する第１のデータ発生手段と
、この第１のデータ発生手段の出力データと同一のデー
タを常時出力する第２のデータ発生手段と、前記データ
バスの池端から得られるデータと前記第２のデータ発生
手段からの出力データとを入力しこれら両入力データの
一致状態を比較判定して一致信号を出力する一致判定手
段と、前記一致信号を入力し１つの一致信号を受けてか
ら予め定めた時間内に次の一致信号が入力されないこと
によって故障信号を出力する故障判定手段とを具備して
成るシーケンスコントローラのデータバス故障診断装置
にある。

以下第２図に示す本発明の一実施例について説明する。

なお、この図において第１図と同符号部分は岡部分を示
す。１０は中央処理装置１内に備えたフェーズレジスタ
であり、時分割動作のため前記した基本のタイミングの
タイミング信号を発生する。

すなわち、クロツクパルスを受けて順次歩進するカウン
タ１１の計数内容を入力し、出力端子Ｓ，から出力端子
Ｓｎに順次循環的にタイミングパルスを出力する。この
出力端子Ｓ，から出力端子Ｓｎがタイミングパルスを出
力するまでが１命令サイクルであり、プログラム記憶装
置に格納された１命令はこの１命令サイクル内で実行完
了する。この出力端子Ｓ，，Ｓ２，・・・・・・・・・
，Ｓｎのうち出力端子Ｓ，，Ｓ２，・・…・・・・，Ｓ
ｍはフェッチ信号を出力し、これはプログラム記憶装置
ＰＭに印加するようにしてある。そして、例えば出力端
子Ｓ．からのタイミングパルスでプログラム記憶装置Ｐ
Ｍから１つの命令を読み出し、次の時点での出力端子Ｓ
２からのタイミングパルスで読み出した命令を所定のレ
ジスタにラツチし、次に解読し、といようにしてある。
出力端子Ｓｍ＋１，Ｓｍ＋２，・・・・・・…，Ｓｎは
ェクスキュート信号を出力し、これは演算処理装置ＡＬ
Ｕに印加するようにしてある。そして、例えばフェッチ
サィクルで読み出し、解読された命令に従って、端子Ｓ
ｍ十１からのタイミング信号でデータを入出力装置２か
ら読み出し、次の端子Ｓｍ十２からのタイミング信号で
演算を実行し、次に処理データを入出力装置２に格納し
、というようにしてある。そして、このフェーズレジス
タ１１の出力端子Ｓ，から順次タイミング信号を出力し
、最終的に出力端子Ｓｎがタイミングパルスを出力する
と、１命令の実行が完了し、このフェーズレジスタ１１
は出力端子Ｓ，からまた順次タイミングパルスを出力し
、次の命令実行のタイミングを取る。１２は予め定めた
固定のデータを常時出力する特定データ発生回路であり
、スイッチあるいはレジスタを利用して構成してある。

１３はゲート回路であり、特定データ発生回路１２から
の出力データを入力し、出力はデータバス３の一端に印
加するようにしてある。

このゲート回路１３はその制御端子Ｃに制御信号を印加
すると、ゲートを開き、特定データ発生回路１２の出力
データをデータバス３の一端に印加する。そして、ゲー
ト回路１３の制御端子Ｃにはフェーズレジスタ１０のフ
ェッチ信号出力端子Ｓ，からのタイミング信号を印加す
るようにする。なお、制御端子Ｃに加える信号は、フェ
ッチ信号を出力する端子であれば端子Ｓ，に限るもので
ない。１４は特定データ発生回路１３と同一の特定デー
タを常時出力する特定データ発生回路であり、特定デー
タ発生回路１３と同一構成のものでよい。

１５は一致判定回路であり、特定データ発生回路１４か
らの出力データである特定データと、データバス３の他
機から得られるデータとを入力するようにする。

そして、両入力データを比較判定し、これら両入力デー
タが共に同一であることによって、出力端子０から一致
信号ｅを出力するものである。１６は故障判定回路であ
り、一致信号ｅを入力し、１つの一致信号ｅの入力を受
けてから、予め定めた時間内に次の一致信号ｅの入力を
受けないことによって、故障信号ａを出力するものであ
り、例えば再トリガ可能な単安足マルチパイプレータで
礎成してある。

すなわち、再トリガ可能な単安定マルチパイプレータの
準安定時間を、命令サイクルを越える程度に設定して構
成する。なお、一致判定回路１６は前記の機能を満たす
ものであれば、例えばプリセツト可能なカウンタ等のタ
イマ手段であってもよい。第３図は各部の動作を示すタ
イムチャートであり、ＦＣＨはフエツチサイクル、ＥＸ
Ｃはエクスキュートサイクルを示し、Ｔ，は命令サイク
ルを示す。

以下第３図を参照して動作を説明する。

なお説明に当っては、一致判定回路１６は再トリガ可能
な単安定マルチ／ゞィブレ−夕とし、その準安定時間は
命令サイクルＴ，よりも長い（Ｔ，十Ｑ）であるとする
。命令サイクルＴ，は一定であるため、フェーズレジス
タ１０の出力端子Ｓ，からは命令サイクルＴ，と同周期
で、タイミング信号Ｓ，が出力される。このタイミング
信号Ｓ，はゲート回路１３に印加するようにしてあるた
め、ゲート回路１３はこのタイミング信号Ｓ．が加わる
ごとにゲートを開き、特定データ発生回路１２からの特
定データをデータバスに送出する。一致判定回路１５は
特定データ発生回路１４から常時特定データの入力を受
けているため、データバスに異常がない限り、データバ
ス３から特定データの印加を受けるごとに、その一致状
態を検出し、一致信号ｅを出力する。この一致信号ｅが
出力される周期は前記の説明から命令サイクルＴ．と同
一になる。単安定マルチパイプレータ１６の準安定時間
は命令サイクルＴ，より長い（Ｔ，十Ｑ）であるため、
データバス３に異常がなければ周期Ｔ，ごとに再トリガ
され、単安定マルチパイプレータ１６は準安定状態を推
持する。すなわち、第３図において、ｔ，時点で端子Ｓ
，からタイミング信号Ｓ，が出力される。これにより、
ゲート回路１３のゲートが開き特定データ発生回路１２
からの特定データがデータバス３の他端に加わる。同時
に、一致判定回路１５はデータバス３から送られて来た
特定データが、特定データ発生回路１４からの特定デー
タと一致していることを検出し、ほぼｔ，時点で一致信
号ｅを出力する。単安定マルチパイプレータ１６はこの
一致信号ｅを受けｔ，時点でトリガされ、準安定状態と
なる。単安定マルチノゞィブレ−夕１６の準安定状態は
このら時点から（Ｔ，十Ｑ）時間続く。し時点から命令
サイクルＴ，に相当する時間後のら時点で、フェツチ信
号Ｓ，でゲート回路１３が開く、前記の説明よりほぼ同
時に一致判定回路１５は一致信号ｅを出力し、単安定マ
ルチパイプレータ１６はほぼら時点で再トリガされる。
したがって、この時点らから更に（Ｔ，十Ｑ）だけ準安
定状態は続く。以下同様、データバスに故障がない限り
、単安定マルチパイプレータ１６は一定周期Ｔ，で再ト
リガされ続け、準安定状態を維持する。次に、データバ
ス３が短絡、断線、混勉その他の原因により故障した場
合について説明する。

すなわち、このような故障が発生するとゲート回路１３
、データバス３通つて一致判定回路１５に加わるデータ
は特定データとは異なる。いま、ｔ３時点で単安定マル
チパイプレータ１６が再トリガされた後、データバス３
が故障したとする。ｔ４時点で端子Ｓ，からのタイミン
グ信号Ｓ，がゲート回路１３に加わり、特定データ発生
回路１２からの信号は、一致判定回路１５に伝送されな
いか、あるし、は伝送されたとしても、そのデータは特
定データとは異なる。したがって、Ｌ時点で一致判定回
路１６は一致を出力しない。これにより、ら時点で再ト
リガされた準安定マルチパイプレータ１６は、ら時点か
ら（Ｔ，十ｑ）時間経過後の（ｔ４十Ｑ）時点で安定状
態に復帰し、故障信号ａを出力する。このようにして得
た故障信号ａによって、警報あるいはシーケンスコント
ローラを停止すれば、制御対象の誤動作を未然に防止す
ることができる。

以上の説明から明らかなように、本発明によればデータ
バスの空き期間にデータバスの故障を診断できるため、
データバスに故障診断のための信号線の付設が不要とな
り、またフェーズレジスタからのフェッチ信号を利用し
てデータバスの空き期間に診断用の特定データをデータ
バスの一端に送出し、池端から得られるデータを常時監
視するようにしていることから、特別なタイミング回路
が不要で、装置を簡単化でき、安価に構成できる。

しかも、データバスの一端から特定データを送出し、池
端から得られるデータと、前記特定データとを比較する
ようにしているため、データバスを構成する伝送線１本
、１本の故障診断が可能であり、より確実にデータバス
の故障を検知できる効果を有する。

【図面の簡単な説明】

第１図は従来例を示すブロック図、第２図は本発明の一
実施例を示すブロック図、第３図は第２図の各部の動作
を示すタイムチャ−トである。 １：中央処理菱贋、２：入出力装置、３：データバス、
１０：フェーズレジスタ、Ｓ，，Ｓ２，……・・・．Ｓ
ｍ：フェツチ信号出力端子、１２：第１の特定データ発
生手段、１３：ゲート手段、１４：第２の特定データ発
生手段、１５：一致判定手段、１６：故障判定手段。 あ１図 ＊２図 希３図

Claims (1)

【特許請求の範囲】
1. １ プログラム処理方式のシーケンスコントローラにお
   いて、フエーズレジスタからのフエツチ信号を受けてゲ
   ートを開くゲート手段と、予め定めたデータを前記ゲー
   ト手段を介してデータバスの一端に常時印加する第１の
   特定データ発生手段と、この第１のデータ発生手段の出
   力データと同一のデータを常時出力する第２の特定デー
   タ発生手段と、前記データバスの他端かち得られるデー
   タと前記第２のデータ発生手段からの出力データとを入
   力し、これら両入力データの一致状態を比較判定して一
   致信号を出力する一致判定手段と、前記一致信号を入力
   し１つの一致信号を受けてから予め定めた時間内に次の
   一致信号が入力されないことによって故障信号を出力す
   る故障判定手段とを具備して成るシーケンスコントロー
   ラのデータバス故障診断装置。