JPS5924352A - クロツク系障害修復処理方式 - Google Patents
クロツク系障害修復処理方式Info
- Publication number
- JPS5924352A JPS5924352A JP57134987A JP13498782A JPS5924352A JP S5924352 A JPS5924352 A JP S5924352A JP 57134987 A JP57134987 A JP 57134987A JP 13498782 A JP13498782 A JP 13498782A JP S5924352 A JPS5924352 A JP S5924352A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- output
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はクロック系障害修復処理方式、特にデータ処理
システムにおける装置にクロック系障害が発生したとき
に、サービスプロセッサからの異常状態切替え信号によ
って、基本クロックから保守用のクロックに自動的に切
替えて、サービスを続行できるようにしたクロック系障
害修復処理方式に関するものである。
システムにおける装置にクロック系障害が発生したとき
に、サービスプロセッサからの異常状態切替え信号によ
って、基本クロックから保守用のクロックに自動的に切
替えて、サービスを続行できるようにしたクロック系障
害修復処理方式に関するものである。
（２） 従来技術と問題点
一般に、データ処理システムにおける中央処理装置やチ
ャネル装置等の装置は、クロック回路として、基本クロ
ックを発生させる回路と、試験や障害調査等に用いる保
守用のクロックを発生させる回路とを備えている。保守
用のクロックは、基本クロックよりも、例えば５〜１０
％はど周期が短いが、実質的には同等の働きをする。
ャネル装置等の装置は、クロック回路として、基本クロ
ックを発生させる回路と、試験や障害調査等に用いる保
守用のクロックを発生させる回路とを備えている。保守
用のクロックは、基本クロックよりも、例えば５〜１０
％はど周期が短いが、実質的には同等の働きをする。
第１図は従来方式の例を示す。図中、１は基本クロック
回路、２は保守用クロック回路、３はクロック送出回路
、４は異常検出回路、５はサービスプロセッサ、６およ
び７はアンド回路、８はオア回路を表わす。
回路、２は保守用クロック回路、３はクロック送出回路
、４は異常検出回路、５はサービスプロセッサ、６およ
び７はアンド回路、８はオア回路を表わす。
基本り四ツク回路１と保守用クロック回路２とは、同様
な機能を有するが、ＴＥＳＴ信号によって、どちらか一
方のクロックだけが有効とされる。通常のサービス時に
おいては、ＴＥＳＴ信号はＬレベルであり、アンド回路
６にはＨレベルの信号が供給されて、基本クロック回路
１の発生するクロック信号が有効とされ、オア回路８を
経由して、クロック送出回路３に供給される。システム
の試験や障害調査時には、ＴＥＳＴ信号はＨレベルに設
定され、保守用クロック回路２が発生するクロック信号
を、アンド回路７およびオア回路８を経由して、クロッ
ク送出回路３に供給する。これらのり四ツクは装置のタ
イミング制御に用いられる。
な機能を有するが、ＴＥＳＴ信号によって、どちらか一
方のクロックだけが有効とされる。通常のサービス時に
おいては、ＴＥＳＴ信号はＬレベルであり、アンド回路
６にはＨレベルの信号が供給されて、基本クロック回路
１の発生するクロック信号が有効とされ、オア回路８を
経由して、クロック送出回路３に供給される。システム
の試験や障害調査時には、ＴＥＳＴ信号はＨレベルに設
定され、保守用クロック回路２が発生するクロック信号
を、アンド回路７およびオア回路８を経由して、クロッ
ク送出回路３に供給する。これらのり四ツクは装置のタ
イミング制御に用いられる。
サービス時に、クロック送出回路３が送出する基本クロ
ックに異常が生じて、それを異常検出回路４が検出する
と、異常検出回路４は、サービスプロセッサ５に基本ク
ロックの異常を通知する。
ックに異常が生じて、それを異常検出回路４が検出する
と、異常検出回路４は、サービスプロセッサ５に基本ク
ロックの異常を通知する。
サービスプロセッサ５は、ミニコンピユータまたはマイ
クロコンピュータを内蔵し、システムの監視、操作、制
御を一括して行うことができるようになっている。異常
検出回路４かもの異常信号によって、クロック異常を認
知すると、その障害情報をザーピスプロセッサ用外部記
憶装置等にロギングし、システムダウンとする。
クロコンピュータを内蔵し、システムの監視、操作、制
御を一括して行うことができるようになっている。異常
検出回路４かもの異常信号によって、クロック異常を認
知すると、その障害情報をザーピスプロセッサ用外部記
憶装置等にロギングし、システムダウンとする。
従来、上記の如く、通常のサービス時には基本り日ツク
回路１のクロックを使用し、保守試験時には保守用クロ
ック回路２のクロックを使用するというように、完全に
使い分けが行われてへため基本クロック回路１に障害が
発生すると、ロギングはするものの、即システムダウン
につながり、サービスが続行できな（なるという欠点が
あった。
回路１のクロックを使用し、保守試験時には保守用クロ
ック回路２のクロックを使用するというように、完全に
使い分けが行われてへため基本クロック回路１に障害が
発生すると、ロギングはするものの、即システムダウン
につながり、サービスが続行できな（なるという欠点が
あった。
（３）発明の目的と構成
本発明は上記問題点の解決を図り、クロック系の障害発
生時に、自動的に基本クロックから保守用クロックに切
替わるようにし、保守用クロックを利用してシステムの
運転を続行できるようにして、システムの可用性を高め
ることを目的としている。そのため、本発明のり四ツク
系障害修復処理方式は、システムの操作制御機能を有す
るサービスプロセッサを備えるとともに、基本クロック
信号を発生する第１のクロック発生手段と、試験および
障害調査用のクロック信号を発生する第２のクロック発
生手段とを有する装置を備えたデータ処理システムにお
いて、上記サービスプロセッサは上記装置のクロック系
異常状態検出時に異常状態切替え信号を送出するよう構
成され、該異常状態切替え信号によって上記第１のクロ
ック発生手段による基本クロック信号を抑止する手段と
、上記異常状態切替え信号によって上記第２のクロック
発生手段が発生するクロック信号を当該装置の動作クロ
ックとして送出する手段とを備えていることを特徴とし
ている。以下図面を参照しつつ説明する。
生時に、自動的に基本クロックから保守用クロックに切
替わるようにし、保守用クロックを利用してシステムの
運転を続行できるようにして、システムの可用性を高め
ることを目的としている。そのため、本発明のり四ツク
系障害修復処理方式は、システムの操作制御機能を有す
るサービスプロセッサを備えるとともに、基本クロック
信号を発生する第１のクロック発生手段と、試験および
障害調査用のクロック信号を発生する第２のクロック発
生手段とを有する装置を備えたデータ処理システムにお
いて、上記サービスプロセッサは上記装置のクロック系
異常状態検出時に異常状態切替え信号を送出するよう構
成され、該異常状態切替え信号によって上記第１のクロ
ック発生手段による基本クロック信号を抑止する手段と
、上記異常状態切替え信号によって上記第２のクロック
発生手段が発生するクロック信号を当該装置の動作クロ
ックとして送出する手段とを備えていることを特徴とし
ている。以下図面を参照しつつ説明する。
（４）発明の実施例
第２図は本発明の一実施例構成を示す。
図中、符号１ないし８は第１図に対応し、９および１０
はゲート回路、１１はアンド回路、１２はオア回路、１
３はノット回路、１４はリミテッド・チャネル・ログア
ウトを表わす。
はゲート回路、１１はアンド回路、１２はオア回路、１
３はノット回路、１４はリミテッド・チャネル・ログア
ウトを表わす。
基本クロック回路１かものクロックは、ゲート回路９の
出力がＨレベルになっているときにだけ、オア回路８を
経由して、クロック送出回路３に供給される。一方、保
守用クロック回路２の発生するクロックは、ゲート回路
１０の出力がＨレベルになっているときにだけ、クロッ
ク送出回路３に送出される。ゲート回路９の出力とゲー
ト回路１０の出力とが、同時にＨレベルになることはな
い。
出力がＨレベルになっているときにだけ、オア回路８を
経由して、クロック送出回路３に供給される。一方、保
守用クロック回路２の発生するクロックは、ゲート回路
１０の出力がＨレベルになっているときにだけ、クロッ
ク送出回路３に送出される。ゲート回路９の出力とゲー
ト回路１０の出力とが、同時にＨレベルになることはな
い。
ゲート回路９の出力は、アンド回路１１によって、サー
ビスプロセッサ５からのＴＥＳＴ信号または異常状態切
替え信号λＬＭのいずれか少なくとも一方が、Ｉ（レベ
ルになったときに、Ｌレベルになるようになっている。
ビスプロセッサ５からのＴＥＳＴ信号または異常状態切
替え信号λＬＭのいずれか少なくとも一方が、Ｉ（レベ
ルになったときに、Ｌレベルになるようになっている。
ゲート回路１０の出力は、オア回路１２によって、ＴＥ
ＮＴ信号または異常状態切替え信号ＡＬＭの少なくとも
一方がＨレベルになったときに、Ｈレベルになるように
なっている。
ＮＴ信号または異常状態切替え信号ＡＬＭの少なくとも
一方がＨレベルになったときに、Ｈレベルになるように
なっている。
今、通常のシステム運転により、サービスが行われてい
たとする。ＴＥＳＴ信号および異常状態切替え信号ＡＬ
Ｍは、ともにＬレベルであり、基本り四ツク回路１が発
生するクロックは、クロック送出回路３に供給される。
たとする。ＴＥＳＴ信号および異常状態切替え信号ＡＬ
Ｍは、ともにＬレベルであり、基本り四ツク回路１が発
生するクロックは、クロック送出回路３に供給される。
クロック送出回路３は、そのクロック信号を装置内の各
種制御回路に送出するとともに、異常検出回路４にも送
出する。このとき、基本クロック回路１に障害が発生し
たとすると、異常検出回路４はクロック異常を検出する
。検出した異常は、いわゆるリミテッド・チャネ／ｌ／
−ｏグアウド（］、１ｍ１ｔｅｄ （：”ｈａｎｎｅ
ｌ Ｌｏｇｏｕｔ ）１４によって、サービスプロセッ
サ５に通知される。
種制御回路に送出するとともに、異常検出回路４にも送
出する。このとき、基本クロック回路１に障害が発生し
たとすると、異常検出回路４はクロック異常を検出する
。検出した異常は、いわゆるリミテッド・チャネ／ｌ／
−ｏグアウド（］、１ｍ１ｔｅｄ （：”ｈａｎｎｅ
ｌ Ｌｏｇｏｕｔ ）１４によって、サービスプロセッ
サ５に通知される。
サービスプロセッサ５は、リミテッド・チャネル・ログ
アウト１４の所定のビットがＯであると。
アウト１４の所定のビットがＯであると。
きにクロック正常と判断し、１のときにはクロック異常
を認知する。図示処理２０によって、このビットを判定
し、クロック異常が生じたことを検出すると、サービス
プロセッサ５は、次のように処理する。まず、処理２１
によって、システムの全装置に対し５ＴＯＰ指示を行う
。この５ＴＯＰ指示は、各装置が保持するクロック送出
回路に伝達され、各装置のクロック送出を停止させるこ
とによって、システムの動作を一時的に停止させる。次
に処理２２によって、基本クロック回路１の故障した障
害装置に対して、異常状態切替え信号ａを送出する。こ
の切替え信号ＡＬＭは、ノット回路１３を介して、ゲー
ト回路９に入力され、アンド回路１１の出力はＬレベル
となるため、基本クロック（ロ）路１の出力は、アンド
回路６によって抑止されることになる。一方、切替え信
号ＡＬＭは、ゲート回路１０にそのまま入力され、オア
回路１゜の出力はＨレベルとなる。従り【、保守用クロ
ック回路２の出力が、アンド回路７およびオア回路８を
経由して、クロック送出回路３に供給される。
を認知する。図示処理２０によって、このビットを判定
し、クロック異常が生じたことを検出すると、サービス
プロセッサ５は、次のように処理する。まず、処理２１
によって、システムの全装置に対し５ＴＯＰ指示を行う
。この５ＴＯＰ指示は、各装置が保持するクロック送出
回路に伝達され、各装置のクロック送出を停止させるこ
とによって、システムの動作を一時的に停止させる。次
に処理２２によって、基本クロック回路１の故障した障
害装置に対して、異常状態切替え信号ａを送出する。こ
の切替え信号ＡＬＭは、ノット回路１３を介して、ゲー
ト回路９に入力され、アンド回路１１の出力はＬレベル
となるため、基本クロック（ロ）路１の出力は、アンド
回路６によって抑止されることになる。一方、切替え信
号ＡＬＭは、ゲート回路１０にそのまま入力され、オア
回路１゜の出力はＨレベルとなる。従り【、保守用クロ
ック回路２の出力が、アンド回路７およびオア回路８を
経由して、クロック送出回路３に供給される。
こうして、障害装置のクロックを切替えた後、サービス
プロセッサ５は、処理２３によって、全装置に対し再５
ＴＡＲＴ指示を行い、一時的に停止していたシステムの
運転を、各装置のクロック送出を開始させることによっ
て、再開する。なお、処理２４によって、クロック系障
害があった旨を、例えばコンソールディスプレイに表示
し、オペレータに通知するとともに、外部記憶装置等に
障害情報をロギングする。
プロセッサ５は、処理２３によって、全装置に対し再５
ＴＡＲＴ指示を行い、一時的に停止していたシステムの
運転を、各装置のクロック送出を開始させることによっ
て、再開する。なお、処理２４によって、クロック系障
害があった旨を、例えばコンソールディスプレイに表示
し、オペレータに通知するとともに、外部記憶装置等に
障害情報をロギングする。
（５）発明の詳細
な説明した如（本発明によれば、基本クロックが異常に
なっても、自動的に保守用のクロックに切替わるので、
システムダウンすることなく、サービスを続行すること
ができ、システムの可用性が向上する。基本クロック回
路の代替として、既存の保守用クロックを利用するので
、ハードウェアの増加量は少なく、従来の既存システム
にも比較的簡易に採用することができる。
なっても、自動的に保守用のクロックに切替わるので、
システムダウンすることなく、サービスを続行すること
ができ、システムの可用性が向上する。基本クロック回
路の代替として、既存の保守用クロックを利用するので
、ハードウェアの増加量は少なく、従来の既存システム
にも比較的簡易に採用することができる。
第１図は従来方式の例、第２図は本発明の一実施例構成
を表わす。 図中、１は基本クロック回路、２は保守用クロック回路
、３はクロック送出回路、４は異常検出回路、５はサー
ビスプロセッサ、９および１０はゲート回路を表わす。
を表わす。 図中、１は基本クロック回路、２は保守用クロック回路
、３はクロック送出回路、４は異常検出回路、５はサー
ビスプロセッサ、９および１０はゲート回路を表わす。
Claims (1)
- システムの操作制御機能を有するサービスプロセッサを
備えるとともに、基本クロック信号を発生する第１のク
ロック発生手段と、試験および障害調査用のりｐツク信
号を発生する第２のクロック発生手段とを有する装置を
備えたデータ処理システムにおいて、上記サービスプロ
セッサは上記装置のクロック系異常状態検出時に異常状
態切替え信号を送出するよう構成され、該異常状態切替
え信号によって上記第１のクロック発生手段による基本
クロック信号を抑止する手段と、上記異常状態切替え信
号によって上記第２のクロック発生手段が発生するクロ
ック信号を尚該装置の動作クロックとして送出する手段
とを備えていることを特徴とするり四ツク系障害修復処
理力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134987A JPS5924352A (ja) | 1982-07-31 | 1982-07-31 | クロツク系障害修復処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134987A JPS5924352A (ja) | 1982-07-31 | 1982-07-31 | クロツク系障害修復処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5924352A true JPS5924352A (ja) | 1984-02-08 |
Family
ID=15141274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57134987A Pending JPS5924352A (ja) | 1982-07-31 | 1982-07-31 | クロツク系障害修復処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5924352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Ｉｃカ−ド読取り・書込み装置 |
| JPH0664545A (ja) * | 1992-05-27 | 1994-03-08 | Morton Internatl Inc | 小さい変位で作動し、保守の容易な運転者側エアバッグ・モジュール内のクラクション吹鳴用センタ・スイッチ |
-
1982
- 1982-07-31 JP JP57134987A patent/JPS5924352A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61147386A (ja) * | 1984-12-21 | 1986-07-05 | Tokyo Tatsuno Co Ltd | Ｉｃカ−ド読取り・書込み装置 |
| JPH0438030B2 (ja) * | 1984-12-21 | 1992-06-23 | Tokyo Tatsuno Kk | |
| JPH0664545A (ja) * | 1992-05-27 | 1994-03-08 | Morton Internatl Inc | 小さい変位で作動し、保守の容易な運転者側エアバッグ・モジュール内のクラクション吹鳴用センタ・スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500951A (en) | Plant control system | |
| US4270715A (en) | Railway control signal interlocking systems | |
| JPH04201963A (ja) | 昇降機の遠隔監視制御装置 | |
| JPS5924352A (ja) | クロツク系障害修復処理方式 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS59158144A (ja) | デ−タ伝送方式 | |
| JPS5829542B2 (ja) | システム障害検出制御方式 | |
| JPS59201126A (ja) | 共通バス制御方式 | |
| JPH05292067A (ja) | 冗長構成制御方法 | |
| JPH06209367A (ja) | 障害診断方式 | |
| JPH0454747A (ja) | データ転送システム | |
| JPS6120448A (ja) | デ−タ伝送装置の試験方法 | |
| JPH09325811A (ja) | ２重化冗長システムおよび診断方法 | |
| JPH04341028A (ja) | 伝送装置 | |
| JPH03292024A (ja) | 伝送装置の自己診断方式 | |
| JPS6049269A (ja) | 検電装置 | |
| JPH11222363A (ja) | エレベータの故障捕捉装置 | |
| JPS63111799A (ja) | 集中監視制御システム | |
| JPH0467233A (ja) | 切替装置 | |
| JPS6320540A (ja) | 情報処理装置 | |
| JPH021596A (ja) | 安全保護系回路のテスト装置 | |
| JPH04265022A (ja) | 無線通信システムにおける回線切替制御方式 | |
| JPS6275702A (ja) | 二重化制御装置 | |
| JPH02243034A (ja) | スペアモデム自動切り換え方式 | |
| JPH06197153A (ja) | 回線切り換え装置 |