SU560226A1 - Устройство дл управлени системой контрол цифровых схем - Google Patents

Description

Изобретение относите; к области вычислительной техники, в частности к устройствам управлени  систем контрол , и может быть использовано при производстве илитехническом обслуживании средств вычислительной техники дл  осущесгвлепи  их контрол .

1-1звестно устройство 1 дл  управлени  системой контрол , содержандее блок местного управлени  устройствами звода программ с перфоленты и с исрфокарт, выходы которого соединены с входным буферным регистром, регистр команды, выход которого через дешифратор св зан с генератором управл юнд1х сигналов, счетчик длины команды, первый блок сравнени , входы которого иодключены к буферному регистру и регистру номера теста , первый и второй ииформационные регистры , выходы которых соединены с вторым блоком сравнени , а входы второго из них - с выходами контролируемого объекта, счетчик циклов повторени , св занный с регистром номера теста, и регистр кода операции. Входы регистра команды, счетчика циклов повторени , регистра кода операции, счетчика длины команды и первого ннформацио ного регистра св заны с выходами буферного регистра. Выходы буферного регистра, регистра кода операции и генератора управл ющих сигналов иодключены к исполнительным блокам системы контрол , обеспечиваюни1м приложение

2

тестовых сигналов к входам контролируемого объекта.

Недостатками данного устройства  мг.лютс  весьма ограниченный набор onepani.n обработки (только сравнение), низкое быстродействие , онрсдел.чемое скоростью устройства ввода программы, отс тствие униф:1цпро анного соир жеии  с внешними устросйтвами, что делает иевоз:,южньп1 использование з системе контрол  разлнчных ycrpoiicTB вывода И1 формации, устройств параметрического контрол  объектов и т. д.

Известно также устройство 2 .тл  управлени  системой контрол , содержащее регистр кода и регистр адреса, выходы которых св заны соответственно с кодовыми и адресными шинами сопр жени  с виешними устройствами , регистр данных, соединенный с ннформационнымн шинами сопр жени , дешифратор, выходы которого подключены к входам указанных регистров, а входы - к блоку уиравлени  распределением ипформашш. б. ;eстного уиравлеии  устройством i oграмм с иерфолеиты, св заи ы; ; )cpный регистр н сумматор с входами де:Ги(р к- тора , коммутатор, входы которого соединены с выходами указанных регистров и бло-.а управлени  распре.телением информации, а выход - с входами буферного регистра, генератор уиравл ющих сигналов, входы н-выходы

которого соединены с шинами синхронизации внешних устройств.

Это устройство обесиечивает унифицироваиное сопр жение с внешними устройствами системы (с устройствами вывода данных, задани  воздействий на объект контрол  и анализа его реакций), что существенно расшир ет функциональные возможности системы и нозвол ет изменить ее состав в зависимости от требований конкретного нрименени .

Указанное устройство имеет такие недостатки , как низкое быстродействие, ненрисиособленность дл  работы одновременно с несколькими устройствами задани  программ, а также с такими устройствами, как оперативные ЗУ, накопители на магнитной лейте и т. и. Это исключает возможность изменени  состава устройств задани  нрограмм в системе контрол  в зависимости от требуемого бытродействи  и объема программ, хранени  в системе библиотеки контрольных программ, рассчитанной на широкую номенклатуру контролируемых объектов, и автоматического доступа к этой библиотеке, а также возможность эффективного сжати  объема нрограмм за счет использовани  обш;их подпрограмм, хранимых в оперативном ЗУ, т. д.

Известно также наиболее близкое к изобретению но технической сущности и достигаемому результату устройство 3 дл  унравленн  системой контрол  цифровых схем, содержащее регистр кода операции, выход которого соединен с кодовой шиной устройства, регистр адреса, выходом св занный с адресной шиной устройства, первый регистр данных, иервый выход которого соединен с первой информационной шиной устройства, второй регистр данных, арифметико-логический блок, информационные входы которого подключены к второму выходу нервого и выходу второго регистров даиных, счетчик длииы команды, первый коммутатор, выход которого соединен с информационными входами счетчика длины команды , нервого и второго регистров данных, регистров кода онерацин и адреса.

Кроме того, устройство включает в себ  блок буферных регистров, вход и выход которого соединены соответственно с выходом второго коммутатора и первым информационным входом третьего коммутатора, блок индикации , вторую ииформационную шину, генератор унравл ющих сигналов, первый и второй входы и выхо;;ы которого с первого но п тый соединены соответственно с снгнальной шииой устройства, с выходом счетчика длины команды , с управл ющими входами регистра кода операции, арифметико-логического блока, счетчика длины команды, первого коммутатора и управл ющей шиной устройства, блоки соир жени  с устройствами задани  программ , входы - выходы, первые, вторые, третьи входы которых св заны соответственно с входами - выходами устройства, с кодовой, адресной и управл ющей шинами устройства. Устройство 3 обладает наибольшими

функциональными возможност ми среди известиых устройств. Оно обеспечивает широкий набор операций обработки информации и программного управлени  внешними устройствами системы, предусматривает возможность задани  программ как непосредственно (без оперативного ЗУ) от устройств ввода, так и от оперативного ЗУ, позвол ет использовать в системе одиовременно несколько устройств задани  программ и измен ть их состав в зависимости от коикретных требований, обеспечивает унифицироваииое сопр жение дл  всех внешних устройств и устройств задани  программ за исключением оперативного ЗУ.

Недостатком данного устройства  вл етс  большие затраты аииаратуры в его базовой (минимальной) модификации, не содержащей блока местиого управлени  оперативным ЗУ и рассчитанной на задани  нроргамм от устройства ввода с перфоленты. Это увеличивает стоимость создаваемых на основе данной модификации устройства наиболее простых систем контрол  цифровых объектов.

Цель изобретени  - сокращение оборудовани  устройства.

Это достигаетс  тем, что устройство содержит четвертый коммутатор и наборный регистр , причем первый - четвертый информационные входы и выход четвертого ком утатора соединены соответственно с выходом наборного регистра, с второй информационной шиной устройства, с выходом третьего коммутатора , с выходом арифметико-логического блока и входом первого коммутатора, информационный вход блока индикации - с выходом третьего коммутатора, выход - с вторым ииформационным входом третьего коммутатора , выход арифметико-логического блока - с информационным входом второго коммутатора . Унравл ющие входы блока индикации, второго, третьего и четвертого коммутаторов св заиы соответственно с шестым - дев тым выходами генератора управл ющих сигналов, четвертый вход, первые и вторые выходы блоков сопр жени  с устройствами задани  ирограмм - соответственно с первой, второй информационными и сигнальной шинами устройства . Цель достигаетс  тем, что каждый блок сопр жени  с устройством задани  нрограмм содержит дещцфраторы адреса и кода операции , формирователь управл ющих сигналов, узел индикации состо ни , входной и выходной коммутаторы, операционный узел. Цервый - четвертый входы формировател  уиравл ющих сигиалов соединены соответственно с иервым выходом операционного узла, с выходом дешифратора адреса, с первым выходом дешифратора кода операции, с третьим

входом блока, первый выход формировател  управл ющих сигналов - с вторым входом онерационного узла, с первыми входами выходиого и входиого коммутаторов, вторые входы которых св заны соответственно с третьим

выходом операционного узла и четвертым входом блока. Первый и третий входы и второй выход операционного узла соединены соответственно с выходами дешифратора кода операции , входного коммутатора и с первым входом узла индикации состо ни , второй вход которого подключен к второму выходу формировател  управл ющих сигналов, входы дешифраторов адреса и кода операции, выходы узла индикации состо ни  и выходного коммутатора соединены соответственно с вторым и первым входами н с вторым и первым выходами блока.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - структурна  схема блока сопр жени  с устройством задани  программ; иа фиг. 3 - форматы команд.

Устройство дл  управлени  системой контрол  цифровых схем содержит (фиг. 1): кодовую шину 1, адресную шину 2, первую 3 н вторую 4 информационные шины, управл ющую шину 5, сигнальную шину 6, входы - выходы 7, регистр 8 кода операции, регистр 9 адреса , первый 10 и второй 11 регистры данных, арифметико-логический блок 12, счетчик 13 длины команды, первый коммутатор 14, блок 15 буферных регистров, второй 16 и третий 17 коммутаторы, блок 18 индикации, четвертый коммутатор 19, наборный регистр 20, генератор 21 управл ющих сигналов, блоки 22 сопр жени  с устройствами задани  програмл, выходы 23-27 и вход 28 генератора управл ющих сигналов.

Блок сопр жени  с устройством задани  программ включает в себ  (фиг. 2): операционный узел 29, дешифратор 30 адреса, дещифпатор 31 кода операции, формирователь 32 управл ющих сигналов, узел 33 индикации состо ни , выходной коммутатор 34, входной коммутатор 35. Остальные обозначени  аналогичны обозначени м на фиг. 1.

Форматы команд содержат (фиг. 3): код 36 команды (код операции), указатель 37 длины информационного пол  команды, адресное поле 38, информационное поле 39, подход 40 операции.

В описываемом варианте устройства управлени  все регистры  вл ютс  о.днобайтными (т. е. содержат по восемь разр дов ), в состав блока 15 буферных регистров входит четыре однобайтных регистра. Все информационные линии в пределах устройства, коммутаторы 14, 16, 17 и 19, а также кодовые шины 1, адресные шины 2, первые 3 и вторые 4 информационные шины рассчитаны на параллельную передачу информации, имеющей формат , равный одному байту.

В устройстве используютс  следующие типы команд (фиг. 3).

Тип А. Команды переменного формата длиной от трех до восемнадцати байтов. Эти команды примен ютс  дл  передачи данных во внешние устройства, задани  операций в этих устройствах, а также дл  анализа данных , содержащихс  в этих устройствах, путем

ИХ сравнени  или логического сопоставлени  с непосредственным операндом в команде.

Тип Б. Двухбайтна  команда обращени  к внешним устройствам и к устройствам задани  программы. Иснользуетс  дл  организации обмена данными формата один байт между внешними устройствами (устройствами задани  программ) и первым 10 н вторым 11 регистрами данных устройства управлени  н

0 дл  задани  операций в этих устройствах.

Тип В. Двухбайтна  команда засылки данных в регистры 10, 11 и блок 15 буфериых регистров .

Тип Г. Однобайтные команды арифметиче5 ских и логических операций с данными, содержащимис  в регистрах 10, 11. .тогических операций с разр дами этих регистров и триггерами результатов арифметико-логического устройства , операций передач между регистрами

0 устройства, операций условных переходов и изменени  состо ни  устройства управлени .

Устройство работает следую.щим образом.

Задание программ устройству управлени  в любой текущий момент впеменн осуществл 5 етс  от какого-либо одного из вход тццх в состав системы КОНТРОЛЯ устройств задаптш проrpaMAt , заранее выбранного н введенного в режим выдачи программ. В этол; режттме т.п  запуска каждой очередной опеоатши выборки

0 комтанды н передачи ее в устройство л-ппавлсни  не требуетс  указани  адреса устройства задани  программ и кода опепацнп., а достаточно лишь сипхрониз1 рующих сигналов, выдаваемых стройством лправленн  по лпппв5 л юшим тинам 5. дл  запуска формнрочател  32 соответствующего блока 22.

Начальный ПУСК программ осуществл етс  с пУльта устройства управлени  (не показан.

При этом с помошью наборного г егистпа 20

0 задаетс  одна пли несколько команд (обычно команды типа Б, обеспечивающих выбоп требуемого устройства задани  программ и введение его в режим выдачи программы. Останов программы происходит с помопп-ю команды

5 типа Б с подколом останова устройства.

При другом подкоде эта же комата производит останов работающего устройства задани  программ и передачу управлени  (введение в режим вылачи программы другому та0 кому УСТРОЙСТВУ, адрес которого указан в команде).

Кажда  команда программы от устройства задани  прогпаммы в УСТРОЙСТВО управленп  передаетс  последовательно (побайтно) через

5 информационные шины 4. Каждому байту команды соответствует один цикл работы устройства управлени , в течение которого проводитс  прием этого байта, запуск через соответствлчощий блок 22 выбпанпого устройства

0 задани  программ дл  выборки следующего байта и выполнение дпугих действий в соответствии с ПРИНЯТЫМ байтом команды.

Каждый очередной цикл работы устройства управлени  начинаетс  только при УСЛОПЦЦ.

5 что оно не находитс  в состо нии останова.

предыдущий цикл его работы закончен, закончена операци  в выбранном устройстве задани  программ по подготовке очередного байта команды, закончены операции во всех внешних устройствах, нет требовани  на останов по особому результату предыдущих оцераций.

После приема каждого байта комаиды в устройство управлени  измен етс  соответствующим- образом состо щие счетчика 13 длины команды. Поэтому перед началом каждого очередного цикла устройства зарацее известно назначение байта команды, принимаемого в этом цикле.

В начале цикла генератор 21 устройства управлени  с помощью сигналов по ущравл юИ1ИМ щинам 5 обеспечивает запуск формировател  32 соответствующего блока 22 дл  выдачи через выходной коммутатор 34 байта команды от заранее выбранного устройства задани  программ на информационные шины 4. Далее этот байт передаетс  через коммутатор 19 и коммутатор 14 либо в регистр 8 кода опеоацци, либо в регистр 9 адреса, либо в г егистр 10 данных, в зависимости от текущего состо ни  сечтчика 13. Байт команды типа Г и первые байты команд типов А, Б, В принимаютс  в регистр 8, вторые байты команд типов А, Б - в регистр 9 адреса, второй байт команды типа В и все байты информационного пол  команд типа А - в регистр 10 данных .

После приема байта команды генератор 21 упоавл ющих сигналов измен ет состо ние счетчика 13 длины команды и через соответствующую шину 5 запускает операцию выборки следующего байта в выбранном устройстве задани  программ. Если в рассматриваемом цикле в устройство управлени  был прин т байт команды типа Г, либо второй байт команды типа Б или В, либо байт информационного пол  команды типа А, то генератор 21 обеспечивает проведение операций, предписанных командой.

Основные операции устройства управлени  выполн ютс  следующим образом.

В операци х, осуществл емых с помощью арифметико-логического блока 12, генератор 21 задает тил операции блоку 12, который производит эту операцию над данными в регистрах 10, 11.

Результат операции с выхода блока 12 передаетс  через коммутаторы 19 и 14 в регистр 10. В операци х обмена данными между регистрами выполн етс  одна из следующих передач: из первого 10 или второго II регистров данных через арифметико-логический блок 12 и коммутатор 16 в заданный регистр блока 15, из заданного регистра блока 15 через коммутаторы 17, 19 и далее через коммутатор 14 в один из регистров данных (10, II); из наборного регистра 20 через коммутаторы 19 и 14 в один из регистров данных.

В операци х условных переходов генератор 21 опрашивает один из триггеров результатов арифметико-логического блока 12 (тот, котэрый указан в команде) и, если его состо ние совпадает с заданным в команде, устанавливает соответствующий признак, три котором запрещаетс  выполнение одной следующей команды программы или групп -: команд.

Операции, в которых участвуют наход щиес  в режиме ожидани  устройства задани  программ, выполн ютс  следующим образом. После приема команды типа Б в устройство управлени  кодовое и адресное нол  команды, содержащиес  в регистре 8 и в регистре 9 адреса , через кодовые (и адресные 2 шины оказываютс  доступны всем блокам 22. Блок 22, относ щийс  к адресуемому в команде устройству , с помощью дешифратора 30 адреса распознает свой адрес на щииах 2 и приводит в состо ние готовности формирователь 32 управл ющих сигналов, а дещифратор 31 определ ет тип операции, которую должно выполнить устройство задани  программ.

Далее по сигналам па управл ющих щинах 5, выдаваемых генератором 21, приводитс  в действие формирователь 32 выбранного блока 22, который вырабатывает все необходимые управл ющие сигналы дл  выполнени  операции в устройстве или дл  приема данных из регистра 10 через первые информационные тины 3 и входной коммутатор 35. На врем  операции в устройстве задани  программ узел 33 блока 22 этого устройства устанавливает сигнал зан тости на сигнальной шине 6.

Если выполн ема  команда предусматривает прием байта состо ни  или данных от выбранного устг1ойства задани  программ, то по сигналу на заправл ющей щине 5 формирователь 32 обеспечивает выдачу данных через выходной коммутатор 34 на вторую информационную ЩИНУ 4. Генератор 21 производит передачу этих данных через коммутаторы 19 и 14 в один из регистров данных (10, 11).

Атгалогичным образом исполн етс  команда типа 5 и в том случае, если она адресуетс  какому-либо исполнительному внещнему устройству .

При выполнении команд типа А прием байтов данных от указанного в команде BHeojHeго устройства осуществл етс  в регистр 11. После приема каждого очередного байта генепатор 21 с помощью заправл ющей щины 5 запускает операцию во внещнем устройстве и параллельно, использу  арифметико-логический блок 12, выполн ет операцию сравнени  или логического сопоставлени  данных регистра 11 и прин того в регистр 10 соответствующего байта информационного пол  команды. Результат операции фиксируетс  триггерами результата блока 12 и затем может анализироватьс  с помощью команд условных переходов .

Отличительные признаки устройства обеспечивают лостижеггто поставленной цели изобретени  - сокпащение оборудовани  - следующим образом.

Введение четвертого коммутатора и соответс- зуютцих сп зей этого коммутатора с остальными блоками устройства позвол ет исключить из состава устройства буферный регистр и сократить число направлений приема информации в каждом разр де первого регистра данных и счетчика длины команды до одного .

Замена унифицированных св зей второго и третьего коммутатора с информационными шинами сопр жени  на св зи с арифметикологическим блоком и с четвертым коммутатором дает возможность исключить блок управлени  блоком буферных регистров.

Изменение способа подключени  блока индикации к блоку буферных регистров позвол ет упростить этот блок. Это обеспечиваетс  за счет исключени  из его состава коммутатора , необходимого дл  динамической индикации состо ни  буферных регистров, и использовани  дл  этой цели уже имеющегос  в устройстве третьего коммутатора.

Введение наборного (тумблерного) регистра упрощает генератор управл ющих сигналов , так как позвол ет производить запуск любых устройств задани  программ путем набора и выполнени  соответствующих команд обращени  к внешним устройствам без какихлибо дополнительных управл ющих схем в составе генератора.

Наконец, обеспечение св зей всех блоков сопр жени , включа  блох оперативного ЗУ, с остальными блоками устройства через общие сопр жени  также упрощает генератор управл ющих сигналов и сокращает число направлений приема информации в блоке буферных регистров до одного.

Claims (3)

1. Устройство дл  управлени  системой контрол  цифровых схем, содержащее регистр кода операции, выход которого соединен с кодовой шиной устройства, регистр адреса, выход которого соединен с адресной щиной устройства , первый регистр данных, первый выход которого соединен с первой информационной щиной устройства, второй регистр данных, арифметико-логический блок, информационные входы которого соединены с вторым выходом первого и выходом второго регистров данных, счетчик длины команды, первый коммутатор , выход которого соединен с информационными входами счетчика длины команды, первого и второго регистров данных, регистров кода операции и адреса, блок буферных регистров, вход и выход которого соединены соответственно с выходом второго коммутатора и первым информационным входом третьего коммутатора, блок индикации, вторую информационную , генератор управл ющих сигналов, первый и второй входы и выходы которого с первого по п тый соединены соответственно с сигнальной щиной устройства, v выходом счетчика длины команды, с управл ющими входами регистра кода операции, арифметико-логического блока, счетчика длины команды, первого коммутатора и управл ющей щиной устройства, блоки сопр жени  с

устройствами задани  программ, входы - выходы , первые, вторые, третьи входы которых соединены соответственно с входами - выходами устройства, с кодовой, адресной и управл ющей щинами устройства, отличающеес   тем, что, с целью сокращени  оборудовани , оно содержит четвертый коммутатор и наборный регистр, причем первый - четвертый информационные входы и выход четвертого коммутатора соединены соответственно с выходом наборного регистра, с второй информационной щиной устройства, с выходом третьего коммутатора, с выходом арифметикологического блока и входом первого коммутатора , информационный вход блока индикации соединен с выходом третьего коммутатора, а выход - с вторым информационным входом третьего коммутатора, выход арифметико-логического блока соединен с инф ормащюнным

входом второго коммутатора, управл ющие входы блока индикации, второго, третьего и четвертого коммутаторов соединены соответственно с шестым - дев тым выходами генератора управл ющих сигналов, четвертые входы , первые и вторые выходы блоков сопр л ени  с устройствами задани  программ соединены соответственно с первой, второй информационными ц сигнальной щинами устройства .

2. Устройство по п. 1, отличающеес  тем, что каждый блок сопр жени  с устройством задани  программ содержит дещифраторы адреса н кода операции, формирователь управл ющих сигналов, индикации состо ни , входной и выходной коммутаторы, операционный узел, причем первый - четвертый входы формировател  управл ющих сигналов соединены соответственно с первым выходом операционного узла, с выходом дещифратора адреса, с первым выходом дешифратора кода операции, с третьим входом блока, первый выход формировател  управл ющих сигналов соединен с вторым входом операционного узла, с первыми входами выходного и входного коммутаторов, вторые входы которых соединены соответственно с третьим выходом операционного узла и четвертым входом блока, первый и третий входы и второй выход операционного уз.гта соединены соответственно с выходами дещифратора кода операции , входного коммутатора и с первым входом узла индикации состо ни , второй вход которого соединен с вторым выходом формировател  управл ющих сигналов, входы дещифраторов адреса и кода операции, выходы узла индикации состо ни  и выходного коммутатора соединены соответственно с вторым и первым входами и с вторым, первым выходами блока.

Источники информации, прин тые во внимание при экспертизе:

1.Иатент США №3581074, кл. 235-153, 1971. 2. Авт. св. К° 322463. кл. G 06F 11/04, 1972.

3. Авт. св. № 435527, кл. G 06F 11/00, 1974.

Jff I J7 j JS

Jff

o

J8