SU1640693A1 - Устройство дл контрол микропроцессорной системы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. Устройство обеспечивает контроль микропроцессорных систем с трем  шинами Цель изобретени  - расширение функциональных возможностей устройства., Устройство обеспечивает обнаружение некорректннх

Description

Ю

(Л

О)

4 О О СО СО

обращений к различным устройствам, а также обнаружение некорректных ситуаций , св занных с ложными обращени ми в пределах одного устройства, контролируемой системы, и дает возможность дл  контрол  за нормальным функционированием мультипрограммных вычислительных систем в процессе решени  всех задачо При наличии любой некорректной ситуации в контролируемой системе активизируетс  выход ошибки устройства, который может использоватьс  различным образом, наИзобретение относитс  к вычислительной технике ч может быть исполь- 20 зовано при построении надежных микропроцессорных систем.

Цель изобретени  - расширение функциональных возможностей за счет возможности обнаружени  некорректных си- 25 туаций, св занных с ложными переходами от одной задачи к другой в пределах одного устройства контролируемой системы и возможности контрол  за корректным выполнением задач в мульти- 30 программной микропроцессорной системе .

На фиго изображена структурна  схема устройства; на фиг.2 - схема вычислительного процесса в мультипрограммной микропроцессорной системе и схема алгоритма планировщика задач; на фигсЗ - временные диаграммы функционировани  устройства,.

Устройство дл  контрол  микропроцессорной системы содержит первый блок 1 посто нной пам ти, адресный вход 2 устройства, мультиплексор 3, второй блок 4 посто нной пам ти, первый информационный вход 5 устройства, первый элемент ИЛИ 6, первый элемент И 7, второй элемент ИЛИ 8, первый триггер 9, выход 10 ошибки устройства , вход 11 сброса устройства, схему 12 сравнени , второй элемент И 13 и третий элемент И 14, третий элемент ИЛИ 15, регистр 16, второй информационный вход 17 устройства, первый дешифратор 18, второй триггер 19, вто рой дешифратор 20, регистр сдвига 21, вход 22 Прерывание текущей задачи устройства,.

пример подключатьс  к входу запроса прерывани  процессора системы,. Это обеспечивает переход к подпрограмме обработки прерывани  по ошибке с целью прин ти  необходимых действий„ Устройство дл  контрол  микропроцессорных систем содержит блоки 1 и 4 посто нной пам ти, мультиплексор 3, дешифраторы 18 и 20, регистр 16, регистр 21 сдвига, схему 12 сравнени , триггеры 9 и 19, элементы И 7, 13 и 14, элементы ИЛИ 6, 8 и 15. 3 ил 3 табл.

0

5 0

5

,- 5

0

Предлагаемое устройство обеспечивает контроль наиболее распространенной микропроцессорной системы (МНС) с трем  шинами: шиной адреса, шиной данных и шиной управлени ,, Дл  обеспечени  контрол  микропроцессорной системы вход 5 предлагаемого устройства подключаетс  к управл ющей шине, вход 17 - к шине данных контролируемой системы , вход 2 - к старшим разр дам ее адресной шины, вход 11 сброса - к цепи сброса микропроцессора, вход 22 - к выходу системного таймера или другого устройства, инициирующего прерывание текущей задачи, а выход сигнала ошибки 10 может подключатьс  к входу запроса прерывани  микропроцессора или использоватьс  другим образом

В общем случае контролируема  микропроцессорна  система содержит пам ть программ (ШТ), размещаемых чаще всего в ПЗУ, пам ть данных (ПД) и стек, размещаемых в ОЗУ, и устройства ввода-вывода (УВВ)0 При работе микропроцессорной системы в мультипрограммном режиме кажда  задача независимо от других имеет персональную пам ть программ, пам ть данных и стек, размещаемых в общем ПЗУ и ОЗУ, а также персональные УВВ0 На стадии программировани  программист должен распределить зону адресного пространства микропроцессора и закрепить за каждым из устройств системы и каждой задачей определенную адресную зону0 При этом, как правило, часть адресного пространства остаетс  неиспользованной о

Дл  обращени  к конкретному устроству и конкретной задаче микропроцессор формирует на шине адреса соответствующий код, обеспечивающий активацию этого устройства и выбор требуемой задачио Дл  упрощени  селекции выбираемого устройства распределение адресов осуществл етс  таким образом, чтобы по старшим разр дам адреса можно было бы определить устройство , к которому осуществл етс  обращение. Количество используемых дл  этого старших разр дов определ етс  минимальным объемом адресного пространства, закрепл емого за каким-либо устройством микропроцессорной системы Пусть, например, дл  идентификации выбираемого устройства системы использовано 4 разр да AI5 - А12 адресной шины Тогда дл  идентификации задачи могут использоватьс  либо отдельные кодовые комбинации разр дов А15-А12, либо дополнительные разр ды, например, АИ - А9 в случае, если кодовых комбинаций разр дов AI5-A12 недостаточно дл  идентификации всех задач Количество дополнительных разр дов выбираетс  исход  из количества задач, реализуемых в мультипрограммной МПСа

Распределение адресного пространства , выполненное дл  случа  реализации в мультипрограммной системе восьми задач и всех возможных ситуаций использовани  дополнительных разр дов адресной шины дл  их идентификации , приведено в табл„1

При таком составе контролируемой МПС устройство, в котором осуществл етс  обращение, может быть указано двухразр дным кодом, а номер выполн емой задачи - трехразр дным кодом Перекодирование входного кода на старших разр дах шины 2 адреса в код, указывающий тип выбираемого устройства и номер задачи, осуществл етс  блоком 1 посто нной пам ти Дл  этого в нем по соответствующим адресам хран тс  коды устройства МПС и номеров задачо Пусть код ПЗУ 00, код ОЗУ 01, код стека 10, код УВВ 11, а код номера задачи  вл етс  двоичным эквивалентом ее дес тичного номера .Тогда в блоке 1 посто нной пам ти должны хранитьс  коды в соответствии с табл.2. Второй выход блока 1 пам ти активируетс  лишь при обращении микропроцессора к неиспользуемой зоне адресного пространства, что соответствует безусловной ошибке в контролируемой МПС

Таблица истинности блока 1 пос- то нной пам ти приведена в табл.2.

0

0

5

0

5

5

0

Таким образом, при обращении микропроцессора к какому-либо конкретному устройству системы на первом выходе блока 1 посто нной пам ти формируетс  соответствующий код, и мультиплексор 3 выбирает соответствующий информационный вход, подключенный к одному из выходов блока 4 посто нной пам ти, вход которого подключен к управл ющей шине Ь контролируемой системы

В состав шины управлени  типовой микропроцессорной системы вход т следующие сигнаты, осуществл ющие обращени  к ее устройствам: чтение пам ти (ЧТ); запись в пам ть (311), ввод 5 (ВВ), вывод (ВЫВ), чтение стека (ЧТС), запись в стек (ЗПС), чтение первого байта команды (Ml), подтверждение прерывани  (ПНР)0

Дл  обращени  к внешним устройствам все эти сигналы стробируютс  соответствующими строб-сигналами микропроцессора Прием (DBIN) или Выдача (WRIIE)o Сигнал Ml присутствует в шине управлени  и в стробированном, и в нестробированном виде

Совершенно очевидно, что при нормальном функционировании системы микропроцессор генерирует управл ющие сигналы в строгом соответствии с устройством , к которому обращаетс  Нарушение этого соответстви  свидетельствует об отказе или сбое в системе и  вл етс  некорректной ситуацией при обращении к данному устройству Блок 4 посто нной пам ти обеспечивает кодирование этих ситуаций в соответствии с допустимыми комбинаци ми управл ющих сигналов

Таблица истинности блока 4 посто нной пам ти приведена в

0

Каждый разр д выходного кода блока 4 посто нной пам ти соответствует определенному устройству контролируемой микропроцессорной системы (У0 - ПЗК, У - ОЗУ, Уг - стек, У3 - устройства ввода-вывода) Единицы в правой части табЛоЗ соответствуют некорректным , а нули - корректным синтаксичес-1

ким ситуаци мо Например, дл  ПЗУ некорректными входными сигналами  вл ютс  ЗП, ВВ, ВЫВ, ЧТС, ЗПС„

Дл  вы влени  некорректных обраений к устройствам контролируемой ПС необходимо значени  выходного коа блока 4 посто нной пам ти сопоставить с устройством, к которому осуществл етс  обращение по адресной шине ю 2 в текущий момент времени Это осуществл етс  мультиплексором 3

Дл  обеспечени  контрол  за корректным выполнением текущей задачи в мультипрограммной МПС используютс  15 элементы 12-22 устройства и св зи между ними Регистр 16 служит дл  запоминани  номера задачи, подлежащей выполнению 0 Схема 12 сравнени  обеспечивает сравнение планируемого и фак- 20 тического номеров выполн емой задачи Триггер 19 и элемент И 13 служат дл  разрешени  и запрета контрол  при корректном переходе от одной задачи к другойо Дешифратор 18 выдел ет ад- 2 ресные сигналы дл  обращени  к регистру 16 и триггеру 190 Дешифратор 20 декодирует код команды передачи управлени  очередной задаче на шине 17 данных контролируемой МПС0 Регистр 21 30 сдвига выполн ет роль цифрового элемента задержки до окончани  выполнени  команды передачи управлени  очередной задачео Элементы И 7 и 14 служат дл  обеспечени  оценки состо ни  35 контролируемой системы в момент действи  стробирующих сигналов микропроцессора Прием и Выдача о Факт возникновени  ошибок в контролируемой МПС фиксируетс  триггером 9о 40 Устройство работает следующим образом

При нормальной работе контролируемой микропроцессорной системы исполн емые команды синтаксически кор- 45 ректны При этом состо ни  адресной и управл ющей шин системы строго со- ответствуют одно другому„ Блок 1 посто нной пам ти устанавливает на управл ющих входах мультиплексора 3 код JQ устройства, к которому идет обращение , и выбираетс  соответствующий информационный вход этого мультиплексора (табл02)0 Одновременно на .адресный вход блока 4 посто нной пам ти, с 55 шины 5 управлени  поступает ожидаема  -комбинаци  сигналов Y0 - Y3 (табЛоЗ) При корректном обращении на выбранном информационном входе мультиплексора 3 и, следовательно, на его выходе всегда присутствует уровень логического нул 0 В результате этого в момент по влени  стробирующих сигналов микропроцессора Прием и Выдача элемент И 7 закрыт, что предотвращает формирование сигнала на его выходе При этом триггер

9остаетс  в исходном нулевом состо нии , установленном перед началом работы устройства через вход 11 сброса,.

При исполнении микропроцессорной системой программ в результате сбо  или отказа ее элементов возможно возникновение некорректной ситуации при обращении к какому-либо устройству системЫо К таким ситуаци м относ тс  попытка извлечени  команды из зоны оперативной пам ти в результате сбо  программного счетчика процессора, попытка записи числа в зону ПЗУ в результате сбо  косвенного адреса или отказа одной из линии адресной шины и т о п о

При возникновении подобной некор- , ректной ситуации работа устройства описываетс  следующей последовательностью событий Блок 1 посто нной пам ти устанавливает на управл ющих входах мультиплексора 3 код устройства микропроцессорной системы-, к которому должно производит обращение,) Благодар  этому, среди информационных входов мультиплексора 3 выбираетс  тот, который св зан с соответствующим выходом блока 4 пам ти При некорректной ситуации код адресной зоны выбираемого устройства не соответствует комбинации управл ющих сигналов на шине 5 управлени 0 Поэтому на выбранном информационном входе мультиплексора 3 и его выходе всегда присутствует логическа  единица (табЛоЗ), и в момент действи  стробирующих сигналов микропроцессора Прием или Выдача на выходе элемента И 7 по вл етс  сигнал, свидетельствующий об ошибке Этот сигнал поступает на установочный вход триггера 9, перевод  его в единичное состо ние В результате этого на выходе

10ошибки устройства по вл етс  активный уровень, свидетельствующий об ошибке, о возникновении отказа или сбо  в контролируемой системе

В рассмотренном.типе некорректных синтаксических ситуаций комбинаци  управл ющих сигналов на шине 5

управлени   вл етс  корректной, а некорректно ее сочетание с адресом на адресной шине 2 системы0 Однако кроме подобных некорректных ситуаций часто в результате отказов или сбоев возникают некорректные синтакстичес- кие ситуации, св занные с непо влением ожидаемого управл ющего сигнала , необходимого дл  обращени  к выб- ранному устройству, что нарушает нормальное функционирование микропроцессорной системы Дл  обнаружени  некорректных ситуаций, св занных с непо влением ожидаемых управл ющих сигна лов, в  чейку блока 4 посто нной пам ти по нулевому адресу, соответствующему отсутствию сигналов управлени , записаны единичные значени  всех выходных сигналов Y0 - Y3 (таблаЗ)0 Б результате этого при непо влении ожидаемого управл ющего сигнала в момент действи  стробирующих сигналов микропроцессора Прием или Выдача на адресном входе блока 4 па- м ти устанавливаетс  нулевой код, что обеспечивает по вление логической единицы на выходе мультиплексора 3 независимо от состо ни  его управл ющего входа При этом на выходе эле мента И 7 по вл етс  сигнал, переключающий триггер 9 в единичное состо ние , что вызывает формирование активного уровн  на выходе 10 ошибки уст- ройствао Аналогичным образом уст- ройство работает при по влении любой некорректной комбинации управл ющих сигналов (табЛоЗ)о

Активньй уровень на выходе 10 ошибки устанавливаетс  также и при обра- щении в контролируемой системе к неиспользуемой зоне адресного пространства В этом случае на втором выходе блока 1 посто нной пам ти по вл етс  уровень логической единицы (), поступающий на вход стробировани  мультиплексора 30 Это запрещает работу мультиплексора 3, устанавлива  на его выходе уровень логической единицы ,, В результате этого элемент И 7 открываетс , и стробирующий сигнал Прием или Выдача с выхода элемента ИЛИ 6 в момент очередной оценки состо ни  системы проходит на установочный вход триггера 9, устанавли- ва  его в единичное состо ниес

Рассмотренный механизм контрол  обнаруживает некорректные обращени  к устройствам контролируемой МПС (например , обращение к ПЗУ по шине адреса и одновременное обращение к ОЗУ п шине управлени ), а также отсутствие ожидаемых обращений к этим устройствам Однако в мультипрограммных МНС возможны некорректные ситуации, св занные с ложным переходом в результате сбо  или отказа элементов системы от одной задачи к другой в пределах одного устройства МПС. Например , если в результате сбо  косвенного адреса происходит ложный переход от пам ти данных одной задачи к пам ти данных другой задачи, то-механизм контрол  не обнаруживает этот факт, так как и в том и в другом случае осуществл етс  корректное обращение к ОЗУ„ Дл  обнаружени  подобных ситуаций, св занных с ложным переходом от одной задачи к другой в пределах одного устройства МПС, перед передачей управлени  очередной задач., ь регистр 16 загружаетс  ее номер, а в процессе выполнени  этой задачи осуществл етс  посто нное сравнение этого номера с номером фактически выполн емой задачи, поступающим с третьего выхода блока I посто нной пам ти,

Передача управлени  очередной задаче в мультипрограммных МПС реализуетс  с помогаю планировщика задачо Последовательность выполнени  задач также выбираетс  планировщиком задач путем реализации установленной дисциплины приоритетного обслуживани  задачо При простейшем циклическом планировании врем  процессора предоставл етс  каждой задаче по очереди до достижени  естественной точки приостановки В качестве такой точки часто используетс  окончание выделенного интервала времени дл  текущей задачио При этом выполнение текущей задачи прерываетс  по сигналу системного таймера, и управление передаетс  планировщику задач0 Планировщик задач определ ет номер очередной задачи, подлежащей выполнению , и передает ей управление,, На фиг02а приведен общий алгоритм функционировани  мультипрограммной МПС,, дл  случа  простейшего циклического планировани  После обслуживани  всех задач управление передаетс  вновь первой задаче и ее решение продолжаетс  с точки приостановки и

Кажда  задача в мультипрограммной МПС выполн етс  независимо от других и имеет свою программную пам ть и пам ть данныхо Поскольку задачи автономны , то у каждой должен быть и свой стек, в котором запоминаетс  содержимое регистров микропроцессора при прерывании текущей задачи Исход  из этого, типичными функци ми планировщика задач  вл ютс  сохранение состо ни  приостановленной задачи и восстановление состо ни  очередной задачи с передачей управлени  ей0 Использование предлагаемого устройства дл  контрол  функционировани  мультипрограммной МПС требует от планировщика задач выполнени  дополнительных функций по управлению устройством контрол ,, На фиго 26 приведена схема ал- горитма планировщика5 работающего с предлагаемым устройством контрол 0 Очевидно, что дополнительные функции планировщика задач очень просты и заключаютс  в загрузке номера очеред- ной задачи в устройство контрол , а также разрешении и запрете контрол  при переходе от одной задачи к другой Планировщик задач представл ет собой обычную программу, и поэтому дл  обе- спечени  контрол  за его функционированием целесообразно считать, что он  вл етс  одной из задач, реализуемых в мультипрограммной МПС, например задачей с номером 0Q

Рассмотрим процесс работы предлагаемого устройства во взаимодействии с планировщиком задач, начина  с момента прерывани  текущей задачи (см0 временные диаграммы на фиг.З) Пре- рывание текущей задачи в простейшем случае осуществл етс  по сигналу сис темного таймера, поступающего на вход 22 устройства (фиг03( интервал времени Т2)0 При этом программно вы- зываетс  планировщик задач, а триггер 19 аппаратно устанавливаетс  в 1 нулевое состо ние, запреща  контроль за соответствием задач во врем  перехода от одной задачи к другой,, Hoc- ле очередного вызова планировщик задач реализует алгоритм, изображенный на фиго 26о

Дл  обеспечени  более полного контрол  за работой самого планировщика задач в этом алгоритме прежде всего осуществл етс  загрузка в регистр 16 устройства контрол  номера задачи, выполн ющей функции планировщика. Дл 

0

5 0 5

0 5 Q

-

этого на шине адреса, подключенной к входу 2 устройства контрол , устанавливаетс  адрес регистра 16, на шине данных, подключенной к входу 17, формируетс  код номера планировщика и генерируетс  сигнал Вывод (при изолированном интерфейсе контролируемой МПС), поступающий на вход стробиро- вани  дешифратора 180 В результате этого на втором выходе дешифратора 18 по вл етс  импульс, обеспечивающий запись номера планировщика в регистр 16. После этого, аналогичным образом, осуществл етс  запись единичного значени  в триггер 19, выходным сигналом которого открываетс  элемент И 13 и разрешаетс  контроль за соответствием задач в мультипрограммной МПС (фиГоЗ, интервал ТЗ)„ Посла этого планировщик задач переходит к сохранению состо ни  прерванной задачи и восстановлению состо ни  очередной задачио

Однако такой алгоритм допустим лишь в МПС, построенных на базе микропроцессоров , имеющих команду пр - мого вывода непосредственных данных, в которой и адрес порта и выводимые данные указываютс  в команде„ Если это условие не выполн етс t то планировщик задач должен прежде всего

сохран ть состо ние прерванной задачи и лишь затем загружать свой номер в регистр 16 и разрешать контроль0Это обусловлено тем, что при отсутствии команд пр мого вывода непосредственных данных операци  записи числа в порт вывода осуществл етс  с использованием какого-либо регистра микропроцессора , все из которых могут быть зан ты прерванной задачей„

После восстановлени  состо ни  очередной задачи планировщик задач должен передать ей управление0 Однако дл  обеспечени  контрол  за корректным выполнением этой задачи необходимо прежде всего загрузить в регистр 16 ее номеро Дл  предотвращени  факта обнаружени  ложной ошибки в процессе перехода от одной задачи к другой необходимо перед загрузкой номера очередной задачи запретить контроль за соответствием задач путем установки в нулевое состо ние триггера 190 Б противном случае ошибка об зательно обнаруживаетс t так как в регистр 16 записываетс  Номер очередной задачи, а в течение некоторого

времени еще продолжаетс  работа планировщика ,  вл ющегос  другой задачей Поэтому после восстановлени  со- сто ни  очередной задачи планировщик задач в соответствии с алгоритмом (фиг02б) и аналогично рассмотренному записывает в триггер 19 нулевое значение , запреща  контроль, а в регистр 16 - номер очередной задачи, подготавлива  предлагаемое устройство к контролю за корректным выполнением этой задачи

Передача управлени  очередной задаче реализуетс  в планировщике задач путем выполнени  команды возврата подпрограммы, обеспечивающей загрузку программного счетчика микропроцессора из стека данной задачи по восстановленному значению ее указател  стека Например, дн  микропроцессоров КР580ВМ80А и К1821ВМ85А такой командой  вл етс  команда КЕТ0 После выполнени  этой команды и перехода к очередной задаче триггер 19 должен быть установлен в единичное состо ние , что разрешает контроль за соответствием задач Однако программное управление триггером 19 в этом случае нецелесообразно и невозможно, так как при повторном вызове очередной задачи она может продолжатьс  с произвольной точки Это исключает возможность включени  в прикладные задачи функций управлени  триггером 19 Поэтому в предлагаемом устройстве установка триггера 19 в единичное со- сто ние при передаче управлени  очередной задаче реализуетс  аппаратным образом Дл  этого дешифратор 20, стробируемый сигналом Ml, обнаруживает на шине.17 данных контролируемой МПС код команды возврата из подпрограммы- (например, RET), что свидетельствует о начале передачи управ- лени  очередной задаче. При этом активируетс  выход дешифратора 20, и младший разр д регистра 21 сдвига устанавливаетс  в единичное состо ние (фиг03, интервал Т4), фиксиру  начало передачи управлени 

Так как триггер 19 должен быть установлен в единичное состо ние после фактической передачи управлени  очередной задаче, тсе0 после полного вы

полнени  команды возврата из подпро- траммы,то регистр 21 сдвиг а выполн ет функции цифрового элемента задержки на количество машинных циклов, необходиJQ

(5 2Q 25 30 Q 5

5

0

5

мых дл  завершени  этой команды,, В каждом машинном цикле выполнени  команды возврата микропроцессор генерирует сигнал Прием, вызывающий формирование сигнала чтени  информации из стекла и сдвигающий единичное значение в очередной разр д регистра 21 сдвига. В результате этого в последнем машинном цикле единичное значение по вл етс  в последнем разр де регистра 21, что обеспечивает установку триггера 19 в единичное значение непосредственно перед началом выполнени  очередной задачи,,

Если в процессе выполнени  очередной задачи контролируема  МПС функционирует нормально (фиг03, интервал Т5), то на ее шине адреса посто нно присутствуют адреса, закрепленные за этой задачей (табл.2)0 Благодар  этому , на третьем выходе блока 1 посто нной пам ти посто нно находитс  текущий номер исполн емой задачи, совпадающий с номером, загруженным в регистр 16 перед передачей управлени  этой задаче Схема 12 сравнени  определ ет равенство этих номеров и формирует на своем выходе нулевой уровень, запирающий элементы И 13 и 14 Это блокирует канал формировани  ошибки несоответстви  задач в мультипрограммной МПСо

В дальнейшем работа предлагаемого устройства при отсутствии ошибок совершенно идентична описанному„ Вновь возникает прерывание текущей задачи (, интервал Тб), вызываетс  планировщик задач и т0д

При первоначальном запуске контролируемой МПС сигнал системного сброса, поступающий на вход 11, обеспечивает исходное состо ние предлагаемого устройства (фигоЗ, интервал Т1) После этого управление также передаетс  планировщику задач. При первом вызове планировщик задач обеспечивает первоначальную инициализацию всех задач (на фиг02б не показано ) При этом он реализует алгоритм , который может быть получен из алгоритма путем замены блока Сохранение состо ни  прерванной задачи блоком Первоначальна  инициализаци  всех задач В процессе первоначальной инициализации задаютс  начальные значени  указателей стеков всех задач, а также состо ни  всех регистров и программного счетчика

микропроцессора0 После этого планировщик задач передает управление первой задаче и т„д, При первоначальном вызове планировщика задач предлагаемое устройство работает совершенно идентично описанному, обеспечива  контроль за функционированием мультипрограммной МПС и в этом глучае0

Если же в процессе выполнени  очередной задачи в результате отказа или сбо  элементов системы осуществл етс  ложный переход от одной задачи к другой в пределах одного устройства контролируемой МПС, то на ее шине адреса по вл етс  адрес, не соответствующий исполн емой задаче. При этом на третьем выходе блока 1 посто нной пам ти по вл етс  текущий номер, указывающий задачу, к которой произошло некорректное обращение. Этот номер отличаетс  от номера, хран щегос  в регистре 163 что фиксируетс  схемой 12 сравнени ,, На ее выходе повл етс  единичный уровеньо При разрешенном контроле за соответствием задач это обеспечивает формирование единичного уровн  на выходе элемента И 13 и отпирание элемента И 140 В момент очередной оценки состо ни  в контролируемой МПС стробирующий импульс с выхода элемента ИЛИ b проходит на выход элемента И 14 и через элемент ИЛИ 8 на установочный вход триггера 90 При этом триггер 9 устанавливаетс  в единичное состо ние, фиксиру  ошибку в контролируемой МПС (фиг.З, интервал T7)s что обеспечивает активирование выхода ошибки 10 устройства,.

Выход 10 ошибки устройства может соедин тьс  с входом запроса прерывани  микропроцессорной системы„ В этом случае при возникновении ошибки выполнение текущей программы прерываетс , и система переходит к выполнению программы обработки прерывани  по ошибке. Программа обработки прерывани  по ошибке может предусматривать восстановление процесса, нарушенного сбоем, может иметь диагностический характер (вы вление причин ошибки) или, в простейшем случае, обеспечивать останов нарушенного процесса .

Таким образом, устройство обеспечивает обнаружение некорректных ситуаций , св занных с ложными переходами от одной задачи к другой в пределах одного устройства (ПЗУ, ОЗУ,

стека или УВВ) контролируемой системы , и возможность контрол  за корректным выполнением задач в мультипрограммной МПСо Все это определ ет более широкие функциональные возможности устройства и существенно расшир ет возможности его применени  дл  контрол  функционировани  современных вычислительных системе

5

0

5

0

5

0

5

0

5

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  микропроцессорной системы, содержащее два блока посто нной пам ти, мультиплексор , три элемента И, три элемента ИЛИ, схему сравнени , первый триггер, причем адресный вход первого блока пам ти соединен с входом адреса устройства дл  подключени  к шине адреса контролируемой микропроцессорной системы, выход первого пол  первого блока посто нной пам ти соединен с адресным входом мультиплексора, информационный вход которого соединен с выходом второго блока посто нной пам ти, адресный вход которого соединен с первым информационным входом устройства дл  подключени  к шине управлени  контролируемой микропроцессорной системы, вход стробировани  мультиплексора соединен с выходом второго пол  первого блока посто нной пам ти, входы первого элемента ИЛИ соединены с входами приема и выдачи первого информационного входа устройства дл  подключени  к шине управлени  контролируемой микропроцессорной системы, выход первого элемента ИЛИ соединен с первым входом первого элемента И, второй вход которого соединен с выходом мультиплексора , выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен c S-вхо- дом первого триггера, выход которого  вл етс  выходом ошибки устройства, R-вход первого триггера соединен с входом сброса устройства, выход схемы сравнени  соединен с первым входом второго элемента И, выход которого соединен с первым входом- третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, отлич аю щеес  тем, что, с целью расширени  функциональ-

   ных возможностей устройства путем обеспечени  возможности обнаружени  некорректных ситуаций, св занных с ложными переходами от одной задачи к другой в пределах одного устройства контролируемой системы, и возможности контрол  за корректным выполнением задач в мультипрограммной микропроцессорной системе, оно содержит регистр, два дешифратора, второй триггер и регистр сдвига, причем адресный вход устройства дл  подключени  к шине адреса контролируемой микропроцессорной системы соединен с информационным входом первого дешифратора, первый и второй выходы которого соединены с входами стробирован-и  соответственно второго триггера и регистра, информационный вход которого и информационный вход второго дешифратора соединены с вторым информационным входом устройства дл  подключени  к шине данных контролируемой микропроцессорной системы, выход второго дешифратора соединен с информационным входом регистра сдвига, выход последнего разр да которого соединен с S-входом

   0

   5

   второго триггера, выход которого соединен с вторым входом второго элемента И, информационный вход второго триггера соединен с входом младшего разр да второго информационного входа устройства дл  подключени  к шине данных контролируемой микропроцессорной системы, входы сброса регистра и регистра сдвига и первый вход третьего элемента ИЛИ подключены к входу сброса устройства, вход прерывани  текущей задачи которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с R-входом второго триггера, выход третьего пол  первого блока посто нной пам ти и выход регистра соединены соответственно с первым и вторым информационными входами схемы сравнени , входы стро- бировани  первого дешифратора, регистра сдвига и второго дешифратора соединены соответственно с входами вывода, приема и чтени  первого байта команды первого информационного входа устройства дл  подключени  к шине управлени  контролируемой микропроцессорной системы

   Таблица 1

   19

   ооо

   1 0 1 1 1 О 0111 1000

   О 0 1

   ООС

   1111

   0000

   0111

   1000

   О 0 1

   1 О

   1 О

   оо о

   1 1

   1111111

   1 1

   1640693

   20 Продолжение табл. 1

   Оо о

   О 1 О

   1 1 1

   О О

   о о

   о о

   000 О 0 1

   1 1 Г

   000

   00 1

   оао

   11 1

   Планировщик задач

   Задача 1

   Начало

   Продолжение

   3aiep- шение

   Планиродщих задач

   Задача 2

   Начало

   Продолжение

   Завершение

   ПланироВщик sadav

   ЗадаиаН

   Начало

   Продолжение

   Задер- ii/tHve.

   Таблица 3

   Прерывание задачи

   Прерыйание задам

   Прерывание 3o3avu