SU1487045A1 - Устройство для контроля микропроцессорной системы - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для построения надежных микропроцессорных систем. Цель изобретения - повышение достоверности контроля микропроцессорной системы в про2

цессе функционирования. Устройство для контроля микропроцессорной системы содержит блок постоянной памяти

I, шифратор 3, первый мультиплексор. 5, триггер 6. .Для достижения постав- . ленной цели в устройство введены второй мультиплексор 8, счетчики 9 и 14, схема сравнения 10, три элемента И

II, 17 и 19, четыре элемента ИЛИ 12, 13, 16 и 18, кодовый селектор 15. Устройство определяет некорректные синтаксические ситуации, обусловленные несоответствием комбинаций управляющих сигналов на шине’ управления контролируемой микропроцессорной системы с адресом· на шине адреса, а также ситуации, обусловленные отсутствием ожидаемых управляющих сигналов, генерируемых контролируемой микропроцессорной системой. 2 ил.,4 табл.

С

$

1487045

3

1487045

4

Изобретение .относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. 2

Цель изобретения - повышение достоверности контроля микропроцессорной системы в процессе функционирования.

На фиг. 1 изображена структурная схема устройства; на фиг. 2 - времен-1о ные диаграммы его работы.

Устройство для контроля микропроцессорной системы (фиг. 1) содержит блок 1 постоянной памяти, вход адреса 2, шифратор 3, информационный 15 вход 4, первый мультиплексор 5, триггер 6, выход 7 ошибки устройства, второй мультиплексор 8, первый счетчик 9, схему сравнения. 10, первый элемент И 11, первый элемент ИЛИ 12, 20 второй элемент ИЛИ 13, второй счетчик 14, кодовый селектор 15, третий элемент ИЛИ 16, второй элемент И 17, (Четвертый элемент ИЛИ 18, третий элемент И 19. 25

Все блоки устройства являются стандартными и легко реализуются на интегральных микросхемах, например, серии 155.

Устройство работает следующим об- зд разом.

Оно обеспечивает контроль наиболее распространенной микропроцессорной системы с тремя· шинами: шиной адреса, шиной данных и шиной управ- $$ ления. »

Для обеспечения контроля микропроцессорной системы вход 4 устройства подключается к управляющей шине контролируемой системы, вход 2 — к стар-дд шим разрядам ее адресной шины, вход сброса - к цепи Сброса микропроцессора, а выход 7 сигнала ошибки может подключаться к входу запроса прерывания микропроцессора или использоваться другим образом.

В общем случае контролируемая микропроцессорная система содержит постоянную память (ПЗУ), оперативную память (ОЗУ), в которой организуется стек,и устройства ввода-вывода (УВВ).

На стадии программирования программист должен распределить зону адресного пространства микропроцессора и закрепить за каждым из устройств системы определенную адресную зону. ⁵ При этом, как правило, часть адресного пространства остается неиспользованной.

Для обращения к конкретному устройству микропроцессор формирует на шине адреса соответствующий код, обеспечивающий активацию выбранного устройства. Для упрощения селекции .выбираемого устройства распределение адресов осуществляется таким образом, чтобы по старшим разрядам адреса можно было бы определять устройство, к которому осуществляется обращение. Количество используемых для этого старших разрядов определяется минимальным объемом адресного пространства, закрепляемого за каким-либо устройством микропроцессорной системы.

Пусть., например, для идентификации выбираемого устройства системы использовано 5 разрядов А , А··,*,

А₁₃ , А , А^ адресной шины и зоны адресного пространства распределены в соответствии с табл. 1.

При таком составе контролируемой микропроцессорной системы устройство, к которому осуществляется обращение, может быть указано двухразрядным кодом. Перекодирование входного кода на старших разрядах шины адреса 2 в код, указывающий тип выбираемого устройства, осуществляется блоком постоянной памяти’1. Для этого в нем по соответствующим адресам хранятся коды устройств микропроцессорной системы. Пусть код ПЗУ-00, код ОЗУ УВВ -11.

01, код стека - 10, а код

В качестве младшего адресного сигнала блока постоянной памяти 1 используется управляющий сигнал "Загрузка данных", указывающий направление передачи информации по шине данных контролируемой микропроцессорной системы. При равенстве этого сигнала ."О" информация по шине данных передается из микропроцессора во внешние устройства, а при равенстве "1" - из внешних устройств в микропроцессор. Очевидно, что обращение к программному ПЗУ в микропроцессорной системе возможно лишь при единичном значении сигнала "Загрузка данных". Обращение к ПЗУ при нулевом значении этого сигнала свидетельствует о нарушении функционирования контролируемой системы. Обращения к остальным устройствам микропроцессорной системы являются коррентными при любом логическом значении сигнала "Загрузка данных". Обращение к неиспользуемой зоне адресно5

1487045

6

го пространства всегда некорректно и свидетельствует о нарушении функционирования контролируемой системы.

Для выявления рассмотренных некоррект ных ситуаций используется дополнительный одноразрядный выход блока постоянной памяти 1, появление уровня "1" на котором указывает на наличие в контролируемой микропроцессорной системе некорректной ситуации такого типа.

Таким образом, в блоке постоянной памяти 1 должны храниться коды в соответствии с табл. 2.

Таким образом, при обращении микропроцессора к какому-либо конкретному устройству системы на первом выходе блока постоянной памяти 1 формируется соответствующий код и мультиплексор 5 выбирает соответствующий вход, подключенный к одному из выходов шифратора 3, вход которого подключен к управляющей шине 4 контролируемой системы.

В состав шины управления типовой микропроцессорной системы входят следующие сигналы,' осуществляющие обращения к ее устройствам: чтение памяти (ЧТ); запись в память (ЗП); ввод· (ВВ) ; выход (ВЫВ); чтение стека (ЧТС),; запись в стек (ЗПС); подтверждение прерывания (ППР).

Для обращения к внешним устройствам все эти сигналы стробируются соответствующими строб-сигналами микропроцессора "Прием" (ΏΒΙΝ) или "Выдача" (ΝΚΙΤΕ).

Кроме этих сигналов,в состав шины управления входят сигналы "Чтение ι первого байта команды" (Н1), "Загрузка данных" и "Стек", которые используются и в стробированном и в нестробированном виде. Так, например, ЧТС = "Стек". "Прием", ЗПС = "Стек". "Выдача", стробированный сигнал "Чтение первого байта команды", М1Т=М1. "Прием".

. Совершенно очевидно, что при нормальном функционировании системы микропроцессор генерирует управляющие сигналы в строгом соответствии с устройством, к которому обращается. Нарушение этого соответствия свидетельствует об отказе или сбое в системе и является некорректной ситуацией. Шифратор 3 обеспечивает кодирование этих ситуаций в соответствии с допус30

35

40

45

50

55

тимыми комбинациями управляющих сигналов .

Функционирование шифратора 3 описывается табл, 3. ι

5

- Каждый разряд выходного кода шифратора 3 соответствует определенному устройству контролируемой микропроцессорной системы (У_о - ПЗУ, У, 19 ОЗУ, У ч - стек, У₃ - устройства вво-, да-вывода)'. Единицы в правой части табл. 3 соответствуют некорректным,

а нули - корректным синтаксическим ситуациям. Например, для ПЗУ некор15 рентными входными сигналами являются ЗП, ВВ, ВЫВ, ЧТС, ЗПС.

Для обнаружения синтаксически некорректных ситуаций в контролируемой системе необходимо значение выходного

20 кода шифратора 3 сопоставить с устройством, к которому осуществляется обращение по адресной шине 2 в текущий момент времени. Это осуществляется мультиплексором 5. При нормаль25 ной работе микропроцессорной системы исполняемые команды синтаксически корректны., Поэтому на соответствующем выходе шифратора 3 и на выходе мультиплексора 5 будет постоянный уровень "О”. Это связано с тем, что на управляющих входах мультиплексора 5 блок постоянной памяти 1 устававливает код устройства, к которому идет обращение, и выбирается соответствующий информационный вход мультиплексора 5 (см. табл. 2). ПЪследний подключен к соответствующему выходу шифратора 3, на котором единичный уровень появляется только при 'некорректных обращениях (см.табл.3). При исполнении микропроцессорной системой программы в результате сбоя или отказа ее элементов возможно возI

<никновение некорректной синтаксической ситуации при обращении к какому-либо устройству системы. К таким ситуациям относятся попытка извлечения команды из зоны оперативной памяти в результате сбоя программного счетчика процессора, попытка записи в зону ПЗУ в результате сбоя косвенного адреса или отказа одной из линий адресной шины и т.п. При возникновении подобной некорректной синтаксической ситуации работа устройства описывается следующей последовательностью событий. Блок постоянной памяти 1 устанавливает на управляющих входах мультиплексора 5 код устройства микропро7

1487045

8

цессорной системы, к которому должно производиться обращение. Благодаря этому среди информационных входов мультиплексора 5 выбирается тот, который связан с соответствующим выходом шифратора 3. При некорректной ситуации код адресной зоны выбираемого устройства не соответствует комбинации управляющих сигналов на шине управления 4. Поэтому на выбранном информационном входе мультиплексора 5 всегда будет присутствовать "1” (см. табл, 3) ив момент действия строби^!рующих сигналов микропроцессора "Прием" или "Выдача" на его выходе появится сигнал, свидетельствующий об ошибке. Этот сигнал через элемент ИЛИ 12 поступит на установочный вход триггера 6, переводя его в единичное состояние. В результате этого на выходе 7 ошибки устройства появится активный уровень, свидетельствующий об ошибке, т.е. о возникновении отказа или сбоя к контролируемой системе.

В рассмотренном типе некорректных синтаксических ситуаций комбинация управляющих сигналов на шине управления 4 является корректной, а некорректно ее сочетание с адресом на адресной шине 2 системы. Однако, кроме подобных некорректных ситуаций, часто в результате отказов или сбоев возникают некорректные синтаксические ситуации, связанные с непоявлением ожидаемого управляющего сигнала, необходимого для обращения .к выбранному устройству, что нарушает нормальное функционирование микропроцессорной системы. Нормальное функционирование системы сводится к выполнению команд программы, расположенной в программной памяти. При этом в микропроцессорных системах (например, на базе микропроцессора КР580ИК80А) каждая команда выполняется в течение нескольких машинных циклов, каждый из которых состоит из нескольких машинных тактов. Каждый машинный цикл связан с обращением к внешним по отношению к процессору устройствам (ПЗУ, ОЗУ, стеку, УВВ) и, следова,тельно, при нормальном функционировании системы в каждом машинном цикле должен генерироваться один управляющий сигнал', соответствующий типу машинного цикла. В начале каждого машинного цикла микропроцессор генерирует сигнал "Синхронизация", Очевидно, что при нормальном функционировании контролируемой микропроцессорной системы, между двумя следующими друг за другом сигналами "Синхронизация" обязательно должен появляться управляющий сигнал, осуществляющий соответствующее обращение к выбранному устройству микропроцессорной системы, Непоявление этого сигнала свидетельствует о нарушении функционирования контролируемой системы. Последствия этого нарушения могут быть весьма значительны,так как непоявление, например, сигнала "Чтение памяти" при обращении к программному ПЗУ приведет к чтению с неактивированных выходов ПЗУ некорректной команды, что полностью нарушит функционирование системы.

Для обнаружения подобных некорректных ситуаций необходимо после появления очередного сигнала "Синхронизация" анализировать поступление управляющего сигнала, соответствующего выбранному устройству. Это реализуется следующим образом.

Тип выбранного устройства однозначно определяется кодом с первого выхода блока постоянной памяти 1. Разряды этого кода поступают на управляющие входы второго мультиплексора 8. На один из управляющих входов мультиплексора 8 поступает сигнал "Загрузка данных" с шины управления, указывающий направление передачи информации по шине данных контролируемой системы. Например, в микропроцессорной системе на базе микропроцессора КР580ИК80А в качестве сигнала "Загрузка данных" целесообразно использовать управляющий сигнал "Запись-вывод" (ИО).Использование этого сигнала позволяет отличить обращения к одному и тому же устройству контролируемой системы (например, ОЗУ, стеку, УВВ) для чтения и записи информации. Таким образом, код, поступающий на управляющий вход второго мультиплексора 8, обеспечивает выбор его соответствующего информационного входа, что осуществляет настройку этого мультиплексора 8 на прием соответствующего управляющего сигнала, используемого для обращения к внешним устройствам.

Это соответствие с учетом ранее

принятого кодирования устройств системы (см. табл. 2) отражается табл.4.

9

1487045

10

В устройстве контроль за появлением ожидаемого управляющего сигнала 'осуществляется в пределах интервала ' времени- выполнения каждой команды.

Для этого в первом машинном цикле $ выполнения текущей команды при поступлении единичных уровней сигналов "Чтение первого байта команды" и "Синхронизация", указывающего начало каждого машинного цикла, в момент действия тактового импульса на выходе элемента И 19 появляется сигнал, устанавливающий в нулевое состояние первый 9 и второй 14 счетчики.

По заднему фронту сигнала "Синхронизация" счетчик 14 увеличивает свое состояние на 1, фиксируя начало очередного машинного цикла. При этом коды на входах схемы сравнения 10 рас20 согласовываются и она формирует сигнал ошибки. Однако этот сигнал не н проходит на выход устройства, так как ошибка в этот момент не оценивается и элемент И 11 закрыт. При появ-25 лении ожидаемого управляющего сигнала он проходит через настроенный мультиплексор 8 на вход счетчика 9, увеличивая его состояние на 1. В результате этого рассогласование кодов на входах схемы сравнения 10 устраняет- . ся и ее выходной сигнал принимает · нулевое значение. Поэтому в момент оценки сигнала ошибки, осуществляемой стробирующими сигналами "Прием" или "Выдача" микропроцессора, поступающими через элемент ИЛИ 18, элемент И 11 также закрыт и сигнал ошибки не формируется. Если же ожидаемый управляющий сигнал не появится в текущем ма- дд шинном цикле, то в момент оценки ошибки состояния счетчиков 9 и 14 будут рассогласованы и сигнал ошибки через элемент И 11 поступит на установочный вход триггера 6, переводя д^ его в единичное состояние. В результате этого на выходе 7 ошибки устройства появится активный уровень, свидетельствующий об отказе или сбое в контролируемой системе.

В последующих машинных циклах исполнения текущей команды контроль за Появлением ожидаемых управляющих сигналов осуществляется аналогично вышерассмотренному .При этом в каждом последующем машинном цикле состояния счетчи- $$ ков 9 и 14 увеличиваются на 1. Следовательно, разрядность этих счетчиков определяется максимальным количеством машинных циклов, составляющих одну команду микропроцессора. Так", для микропроцессора КР580ИК80А максимальное количество машинных циклов в одной команде равно 5 и разрядность счетчиков 9 и 14 составляет 3.

При нормальном -функционировании контролируемой системы количество машинных циклов в каждой команде должно (строго соблюдаться. В качестве разделительного сигнала между командами может использоваться сигнал "Чтение первого байта команды". Между двумя последующими сигналами "Чтение первого 'байта команды" количество сигналов "Синхронизация" не может превышать максимального количества машинных циклов в одной команде. Поэтому при нормальном функционировании системы состояние счетчика 14 не мо"Жет не превышать максимального количества машинных циклов в команде, так · как в первом машинном цикле каждой команды осуществляется его установка в нулевое состояние. Если в результате отказа или сбоя контролируемой системы сигнал "Чтение первого байта команды" исчезает, то сброс счетчиков прекращается и код в них может принимать любое значение. Для обнаружения факта пропадания сигйала "Чтение первого байта команды" к выходу второго счетчика 14 подключен кодовый селектор 15, настроенный на вьщеление кода, соответствующего увеличенному на 1 максимальному количеству машинных циклов в команде.

^Дри появлении этого кода в счетчике 14 кодовый селектор 15 срабатывает и аналогично вышерассмотренному на выходе ошибки 7 устройства устанавливается активный уровень.

Активный уровень на выходе ошибки

7 устанавливается также и при обращении в контролируемой системе к неиспользуемой зоне адресного пространства. В этом случае на втором выходе блока постоянной памяти 1 появляется "1" (см. табл. 2) и аналогично вышерассмотренному устанавливается в единичное состояние триггер 6, фиксируя ошибку.

Выход ошибки 7 устройства может

соединяться с входом запроса прерывания микропроцессорной системы. В

этом случае при возникновении ошибки

выполнение текущей программы прерываI 1

1487045

1 2

ется и система переходит к выполнению программы обработки прерывания по синтаксической ошибке. Программа обработки прерывания по ошибке может предусматривать восстановление процесса, нарушенного сбоем, может иметь диагностический характер (выявление причин ошибки) или, в простейшем случае, обеспечивать останов нарушенного процесса.

Таким образом, по сравнению с прототипом предложенное устройство за счет обнаружения некорректных ситуаций,' связанных с отсутствием ожидаемых управляющих сигналов, генерируемых контролируемой микропроцессорной системой, обеспечивает существенно более полный и достоверный контроль как микропроцессорной системы, так и хода программы в ней в процессе исполнения, что значительно повышает надежность функционирования микропроцессорных систем.

Claims (1)

1. Формула изобретения

   Устройство для контроля микропроцессорной системы, содержащее блок постоянной памяти, шифратор, первый мультиплексор, триггер, причем пер-, вый вход адреса блока постоянной па?* мяти является адресным входом устройства для подключения к шине адреса контролируемой микропроцессорной системы, вход шифратора является управляющим входом устройства для подключения к шине управления контролируемой микропроцессорной системы, выход шифратора соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с группой выходов блока постоянной памяти, выход триггера является выходом ошибки устройства, вход сброса устройства соединен с входом сброса триггера, отличающееся тем, что, с целью повышения достоверности контроля микропроцессорной системы в процессе функционирования, в него введены второй мультиплексор, два счетчика, схема сравнения, три элемента И, четыре элемента. ИЛИ, кодовый селектор, причем вход установки в "1" триггера соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, второй вход первого элемента ИЛИ соединен с выходом первого мультиплексора, третий вход первого элемента ИЛИ соединен с выходом второго элемента И, первый разряд информационного входа второго мультиплексора соединен с выходом второго элемента ИЛИ, первый и второй входы которого являются соответственно входом "Подтверждение прерывания" устройства и входом "Чтение памяти" устройства для подключения к шине управления контролируемой микропроцессорной системы, второй разряд информационного входа второго мультиплексора является входом "Запись в память" устройства для подключения к шине управления контролируемой микропроцессорной системы, третий разряд информационного входа второго мультиплексора является входом "Чтение памяти" устройства для подключения к шине управления контролируемой микропроцессорной системы, четвертый разряд информационного входа второго мультиплексора является входом "За- пись в стек" устройства для подключения к шине управления контролируемой микропроцессорной системы, пятый разряд информационного входа второго мультиплексора является входом "Чтение стека" устройства для подключения к шине управления контролируемой микропроцессорной системы, шестой разряд информационного входа второго мультиплексора является входом "Вывод" устройства для подключения к шине управления контролируемой микропроцессорной системы, седьмой разряд информационного входа второго мультиплексора является входом "Ввод" устройства для подключения к шине управления контролируемой микропроцессорной системы, первый разряд управляющего входа второго мультиплексора и второй адресный вход блока постоянной памяти подключены к входу "Загрузка данных" устройства для подключения к шине управления контролируемой микропроцессорной состемой, группа разрядов управления входа второго мультиплексора соединена с группой выходов блока постоянной памяти, выход второго мультиплексора соединен со счетным входом первого счетчика, вход сброса которого и вход сброса второго сч'етчика соединены с выходом третьего элемента И, первый вход которого является входом "Чтение первого байта" устройства для подключения к шине управления контролируемой микропроцес13

   1487045

   14

   сорной системы, второй вход третьего элемента И является входом "Тактовые импулвсы" устройства для подключения к шине управления контролируемой мик- $ ропроцессорной системы, третий вход третьего элемента И и счетный вход второго счетчика подключен к входу "Синхронизация" устройства для подключения к шине управления контроли- Ю руемой микропроцессорной системы, выход первого счетчика соединен с первым входом схемы сравнения, выход которой соединен с первым входом первого элемента И, второй вход схемы 15

   сравнения и вход кодового селектора

   соединены с выходом второго счетчика, выход кодового селектора соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом блока постоянной памяти, выход третьего элемента ИЛИ соединен с первым входом второго элемента И, второй вход которого и второй вход первого элемента И соединены с выходом четвертого элемента ИЛИ, первый и второй, входы которого являются соответственно выходами "Прием" и "Выдача" устройства для подключения к шине управления контролируемой микропроцессорной системы.

   Таблица 1

   Адресный массив Устройства микропроцессорной системы ^Ак ^Λί4 А,Л А 0 0 0 0 0 0 1 1 1 1 ПЗУ 1 0 0 0 0 1 0 1 0 0 ОЗУ 1 0 1 0 1 стек 1 0 1 1 0 Не использовано 1 1 1 1 0 1 1 1 1 1 УВВ

   Таблица 2

   — —у—— — — — ——— — —

   Зона адресного пространства Адресные входы блока памяти 1 Выходы памяти блока 1 Выбираемый информационный вход мультиплексора 5 Примечание Первый вход /шина адреса Α^.,,Α^ Второй вход ^"Загрузка дан- : ных"/ Первый выход /код обращения/ · Второй выход /код ошибки/ 0 0 0 0 0 0 0 0 1 0 Некорректная ПЗУ 0 1111 ситуация То же 1 0 0 0 0 10 0 0 0 0 0 1 0 ОЗУ « · · · · 10 10 0 1 То же 1 Р 1 0 10 10 1 0 1 0 0 Стек 10 10 1 1 1 0 0 2

   15

   1487045

   16

   Продолже ние т абл.2

   Зона адресного пространства Адресные входы бло- Выходы блока памяти 1 Выбираемый информационный вход мультиплексора 5 Примечание ка памяти 1 ----:-----------Первый вход (шина адре-са А ₁₅ о в . А ,/ Второй вход ^'Загрузка данных”/ Первый выход /код обращения/ Второй выход /код ошибки,/ УВВ 11111 0 1 1 0 3 11111 1 1 1 . 0 Неисполь- 10 110 0 1 Некорректная зованная 11110 ситуация зона То же 1 Г·, 1

   Таблица 3

   Входные сигналы шифратора 3 Выходные'сигналы шифратора 3 1 ЧТ зп вв выв чтс зпс М1Т ППР Уо У; У, Уз 1 ' 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1. 0 1 1 0 0 1 0 0 0 Θ 0 1 1 1 0 0 0 0 1 0 0 0 0 1 1 : 1 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 0 0 I 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0

   Таблица 4

   Выбранное Код на управляющих входах мульти- Выбираемый Ожидаемый устройство плексора 8 информацион- управляющий системы -ный вход сигнал Первый вход /код Второй вход ("Э&г мультиплек- обращения/ грузка данных"/ сора '8

   ПЗУ 0 0

   ОЗУ 0 1

   Стек , 1 О

   УВВ 1 1

   0 0 Некорректная 1 1 ситуация "Чтение памя- 0 2 ти" или "Подтверждение прерывания "Запись в па- 1 3 мять" "Чтение памяти' 0 4 "Запись в стек¹ 1 5 "Чтение стека" 0 6 "Вывод" 1 7 "Ввод"

   1487045

   Выполнение команды 1

   Выполнение команды 2

   Выполнение команды 3

   Тактовые импульсы. Адресная ~у

   Выход схемы сравнения 10

   Выход элемента ИПИ1в_

   Выход кодового селектора 15

   Выход ошибки 7

   Обозначениями — машинный цикл·,

   — максимальное количество МП В команде;

   ---ожидаемые, но не появляющиеся о результате

   отказа или сдоя контролируемой системы сигнала

   Фив. 2