JPS59225460A - マイクロプロセツサ - Google Patents

マイクロプロセツサ

Info

Publication number
JPS59225460A
JPS59225460A JP58099655A JP9965583A JPS59225460A JP S59225460 A JPS59225460 A JP S59225460A JP 58099655 A JP58099655 A JP 58099655A JP 9965583 A JP9965583 A JP 9965583A JP S59225460 A JPS59225460 A JP S59225460A
Authority
JP
Japan
Prior art keywords
bus
microprocessor
signal line
address data
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58099655A
Other languages
English (en)
Other versions
JPS6315621B2 (ja
Inventor
Hirokazu Taki
滝 寛和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58099655A priority Critical patent/JPS59225460A/ja
Publication of JPS59225460A publication Critical patent/JPS59225460A/ja
Publication of JPS6315621B2 publication Critical patent/JPS6315621B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、周辺回路の故障診断可能なマイクロプロセ
ッサに関するものである。
まず、一般的なマイクロプルセッサシステムを第1図に
より説明する。第1図において、1aはマイクロプロセ
ッサ、2はプログラム記憶および作業データ記憶を行5
メモリ、3は入力および出力装置等を示している入出力
装置、4はアドレスデータバス、5はコントロール信号
ライン、6は前記メモリ2および入出力装置3かも成る
周辺装置である。
次に、第1図の動作について説明する。マイクロプロセ
ッサ1aは、アドレスデータバス4.コントロール信号
ライン5t−利用し、メモリ2上のブーグラムを取9込
み、プログラムを解析することによりメモリ2上のデー
タを操作し、入出力装置[3’&制御するものである。
以上のよ5な方法で、マイクロプロセッサ1aが動作す
るためアドレスデータバス4.コントロール信号ライン
5上に故障が発生すると、プログラムの取り込みに障害
な生じ、マイクロプロセッサ1aは動作不能となる。ま
た、周辺装置1116に故障が生じた場合にも同様に、
マイクロプロセッサ1aは動作不能となる。
従来の→イ身ロプロセッサシステムでは、上述したよう
な構成8よび動作となっているため、マイクロプロセッ
サ外部故障に対して非常に弱(、故障が発生した場合に
は、故障を検出するためにマイクロプロセッサ以外に故
障検出装置が必要となる欠点があった。
この発明は、上述のよプな従来のものの欠点を除去する
ためになされたもので、マイクロプロセッサ内部に、故
障診断テスト情報メモリおよび故障からマイクロプロセ
ッサを切り離し、外部バス上の故障の観測ができ故障診
断時のみ情報を他のitに伝達できるパスコン)G−−
ラとバスバッファを塔載することにより、周辺装置の故
障診断機能を有するマイクロプロセッサを提供すること
な目的としている。
以下、この発明の一笑施1Fllt’図面に基づいて説
明する。第2図において、7は故障診断時のみ利用され
る特殊信号ライン、8は故障診断用プログラムおよび作
業データ領域としてのテスト情報メモリ、tbは従来の
マイクロプロセッサと同等機能を有するCPU−コア(
中央演算処理装置中心部分)、8は前記CPU−コア1
bの内部コントロール信号フィン、1Gは前記CPU−
コア1bの内部アドレスデータバス、11は信号の発生
観測が可能なバスコントローラ、12は前記CPU−コ
ア1bを周辺装[6,コントー−ル信号ライン5.アド
レスデータバス4の故障から保饅するバスバッフ7.1
3は前記バスコントローラ11からバスバッファ12へ
のバッフ7コント+=−ル信号ライン、1点鎖線で囲っ
た14は診断機能を内蔵したマイクロプロセッサを示す
つづいて、この発明の動作を通常動作時と故障診断時に
分けて説明する。
第3図はこの発明の通常動作時のマイクロプロセッサ機
能説明図であり、第4図はこの発明の故障診断時のマイ
クロプロセッサ機能説明図である。
なお、9m、9bは、それぞれ前記CPU−コア1bと
バスコントルーラ11間、バスコントローラ11とバス
バック712関の内部コントロール信号ライン、10m
、10bは前記CPU−:’ア1bとバスコントルーラ
11間、バスコントローラ11とバスバック712間の
内部アドレスデータバスを示し、他の符号は第1図と同
一機能部分を示す。
第3図の通常動作時では、CPU−コア1bの内部コン
トー−ル傷号ライ/9とコントロール信号ライン5.お
よび内部アドレスデータバス10とアドレスデータバス
4が、バスバッファ12により直結される。したがって
、この場合&工1イクロプロセッサ14とCPU−)7
1bが、同じ機能−となり一般のマイクロプロセッサと
同様の動作を行う。
次に、診断時の動作χ示す第4図では、コントロール信
号フィン5をエバスコントローラ11に、工9内部コン
トp−ルライン9bを介して、信号の決定(一般的には
、i1!理の0か工な決定)および信号のIN測がなさ
れる。また、アドレスデータバス・4はバスコントロー
ラ11により内部アドレスデータバス10b’に一介し
て、信号の決定および信号の観測がなされる。パスバッ
ファ12はバスコントρ−ラ11によりバッフ7コント
ロール信号ライン13ン介して制御lされる。そして、
“診断時には、特殊信号ライン1が、内部コントロール
信号フィン9bおよび内部7ドレスデータノζス10b
v介して、バスコントルーラ11に接続される。
CPU−コア1bは、内部アドレスデータバス10と内
部コントロール信号ライン9によりテスト情報Vaみ取
り、その情報(テストプログラム)に従って、バスコン
トローラ11を内部コントロール信号ライン9aおよび
内部アドレスデータバス10aY介して制御する。
第5図はアドレスデータバス4の一本の線上に発生した
16で示j!&障、たとえば縮退故障(縮退故障とは、
0または1の論理Vr−固定化する故障である。)の検
出な示した図である。この@において、lSm4!信号
決定バッファ、15bは信号観測バッファである。上記
故障検出には、まず、バッファコントロール信号ライン
13が信号決定バッファ15mおよび信号観測バッファ
15b’に動作させる。今、故障16は、0に縮退した
故障とする。CPU−コア1bの命令によりバスコント
ρ−ラ11は、内部7ドVスデータノ・スtabの信号
ツイン10ba(図中、信号決定バンファ15mの入力
信号ライン) ’Ylllim理0として、内部7ドレ
入データバスtabの信号ライン10bb(図中、信号
観測バッファ15bの出力信号ライン)よりデータをバ
スコントローラ11に読み取る。この場合、信号ライン
10bbの論理は0となり、信号ライン10ba、10
bbの値は、一致する。しかし、信号ライン10baの
論理t1としても、縮退故障16のため信号ライン1◎
bbの崗理は、lとならずOとなり、信号ライン10h
a、10bbの値は一致しない。よって故障16が検出
できる。これはCPU−コア1bがバスバフ7712に
より故障16より保護されているため上記診断が可能と
なるわけである。
なお、上記実施例では、縮退故障のみt検出する例を示
したが、タイミングエラーも検出可能である。また、テ
ストプルグラムは、診断用特殊メモリ、つまりテスト情
報メモリ8に常駐させる必賛はなく、必費に応じて特殊
信号ラインTからブーグラムの格納ン行えはよい。また
、テスト情報メモリ6は、マイクロプルグラム化できる
ことは言うまでもない。
以上説明したように、この発明によれば、マイクロプロ
セッサ内部に、テスト情報メモリ、バスコントローラ、
バスバッファ、診断情報伝達ラインを備えることにより
、故障診断機能ケ付加することができる。したがつ℃、
高信頼性のマイクロプロセッサが実現できるという効果
がある。
【図面の簡単な説明】
*1aCIは一般のマイクルプルセッサシステムの構成
図、M2図はこの発明の一実施例を示すマイクロプロセ
ッサの構成図、第3図はこの発明のマイクロプロセッサ
における通常動作時の構成図、第4園はこの発明のマイ
クロプロセッサにおける故障診断時の構成図、jI5図
は故障診断の一例を説明するだめの説明図である。 図中、laはマイクロプロセッサ、1bはCPU−コア
、2はメモリ、3は入出力装置、4はアドレスデータバ
ス、5はコントμmル信号ライン、6は周辺装置、1は
特殊信号ライン、8はテスト情報メモリ、9.9m、!
ibは内部コントーール信号ライン、1’0.10m、
’  1’Obは内部アドレスデータバス、11はバス
コントー−ラ、12はバスバッファ、13はバッフ7コ
ントロール信号ライン、14−工診断機能ン内蔵したマ
イクロプロセッサ、15aは信号決定バッファ、15b
は信号観測バッファ、16は故障を示す。なお、図中の
同一符号は同一または相当部分を示す。 代理人 大岩増Jl(外2名) 第3図 ■ 第4図 L                        
         、1第5図 2

Claims (1)

  1. 【特許請求の範囲】 (11マイクロプロセッサ内部に、自己診断および周辺
    回路診断のためのテスト情報メモリ、およびCPU−コ
    アン外部バス上の故障から切り離すことができるバスコ
    ントー−ラと、パスバッファを設けたことを特徴とする
    マイクロプロセッサ。 (2)  パスバッファには、故障診断時のみ情報を他
    の装置に伝達する機能を備えることを特徴とする特許請
    求の範囲第(1)項記載のマイクロブーセッサ。
JP58099655A 1983-06-03 1983-06-03 マイクロプロセツサ Granted JPS59225460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58099655A JPS59225460A (ja) 1983-06-03 1983-06-03 マイクロプロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58099655A JPS59225460A (ja) 1983-06-03 1983-06-03 マイクロプロセツサ

Publications (2)

Publication Number Publication Date
JPS59225460A true JPS59225460A (ja) 1984-12-18
JPS6315621B2 JPS6315621B2 (ja) 1988-04-05

Family

ID=14253066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58099655A Granted JPS59225460A (ja) 1983-06-03 1983-06-03 マイクロプロセツサ

Country Status (1)

Country Link
JP (1) JPS59225460A (ja)

Also Published As

Publication number Publication date
JPS6315621B2 (ja) 1988-04-05

Similar Documents

Publication Publication Date Title
JPS59225460A (ja) マイクロプロセツサ
JPS5949619B2 (ja) 2重化中央処理システムにおける障害診断方式
JP3008914B2 (ja) 半導体集積回路
JPS5835284B2 (ja) デ−タバスチェック方式
JPH0324657A (ja) バス診断方式
JPS6041774B2 (ja) 論理回路パツケージ
JP2808983B2 (ja) メモリ診断方法
JPH08278924A (ja) アダプタ診断システム
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
JPH02173852A (ja) バス診断装置
JP3012402B2 (ja) 情報処理システム
CN117836757A (zh) 一种高级扩展接口总线及片上系统
JPS5918741B2 (ja) 自動診断方式
SU1390614A1 (ru) Могистральный приемо-передатчик
JPS6027054B2 (ja) 入出力制御方式
JPH0152774B2 (ja)
JPS5917465B2 (ja) チエツク装置
JPS61286770A (ja) 故障診断装置
JPH07334431A (ja) Fifoメモリ装置及びその信頼性向上方法
JPH0553977A (ja) 情報処理システム
JPH08328602A (ja) 二重系切替方式
JPS59210380A (ja) バス接続部の故障診断方式
JPS624746B2 (ja)
JPS6378242A (ja) 診断インタフエ−ス方式
JPS6051746B2 (ja) 制御回路の診断方式