JPH0250502B2 - - Google Patents
Info
- Publication number
- JPH0250502B2 JPH0250502B2 JP59156825A JP15682584A JPH0250502B2 JP H0250502 B2 JPH0250502 B2 JP H0250502B2 JP 59156825 A JP59156825 A JP 59156825A JP 15682584 A JP15682584 A JP 15682584A JP H0250502 B2 JPH0250502 B2 JP H0250502B2
- Authority
- JP
- Japan
- Prior art keywords
- common bus
- information processing
- circuit
- bus
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 claims description 35
- 238000003745 diagnosis Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 101100343610 Arabidopsis thaliana LOG6 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
- Power Sources (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は情報処理システムに関し、特に二重化
された共通バスに複数の情報処理装置が接続され
てなる情報処理システムに関する。
された共通バスに複数の情報処理装置が接続され
てなる情報処理システムに関する。
（従来技術）
通常、装置間の通信を行なうのに金物量が少な
く廉価な共通バスを用いる方法が採られている
が、この共通バスを用いる方法ではある装置の単
一故障でその共通バスに接続される全装置が通信
不能となることがありうるという欠点があつた。
そこで、これを避けるには共通バスを二重化する
などの方式が採られるが、この方式では上記のよ
うなバス障害の診断を行なうとき、どの装置が共
通バスに影響を与えているかの切り分けが難かし
く障害の修復に手間がかかるという欠点があつ
た。
く廉価な共通バスを用いる方法が採られている
が、この共通バスを用いる方法ではある装置の単
一故障でその共通バスに接続される全装置が通信
不能となることがありうるという欠点があつた。
そこで、これを避けるには共通バスを二重化する
などの方式が採られるが、この方式では上記のよ
うなバス障害の診断を行なうとき、どの装置が共
通バスに影響を与えているかの切り分けが難かし
く障害の修復に手間がかかるという欠点があつ
た。
（発明の目的）
本発明の目的は、第１の共通バスとのインター
フエース部，第２の共通バスとのインターフエー
ス部及び論理回路部に別々に電源を供給する電源
部を設け、該電源供給部の制御に工夫を加えるこ
とにより上記欠点を除去し、１つの装置の回路が
故障して共通バスの使用が不可になつた場合にど
の装置の回路が障害かを切り分けることのできる
情報処理システムを提供することにある。
フエース部，第２の共通バスとのインターフエー
ス部及び論理回路部に別々に電源を供給する電源
部を設け、該電源供給部の制御に工夫を加えるこ
とにより上記欠点を除去し、１つの装置の回路が
故障して共通バスの使用が不可になつた場合にど
の装置の回路が障害かを切り分けることのできる
情報処理システムを提供することにある。
（発明の構成）
本発明によれば、二重化された第１及び第２の
共通バスに複数の情報処理装置が接続されてなる
情報処理システムにおいて、該情報処理装置は前
記第１の共通バスとのインターフエース部へ電源
を供給する第１の電源部と、前記第２の共通バス
とのインターフエース部へ電源を供給する第２の
電源部と、論理回路部へ電源を供給する第３の電
源部とを分けて備え、前記情報処理装置はそれぞ
れ前記第１の共通バスを介して前記第２の電源部
をオン／オフにする手段と、前記第２の共通バス
を介して前記第１の電源部をオン／オフにする手
段とを有し、前記第１の共通バスを通して前記情
報処理装置の１つを診断する時には前記第２の共
通バスを介して前記第１の共通バスに接続されて
いる該被診断情報処理装置以外の情報処理装置の
前記第１の共通バスとのインターフエース部の電
源をオフにして診断を実行し、前記第２の共通バ
スを通して情報処理装置を診断する時には前記第
１の共通バスを介して前記第２の共通バスに接続
されている該被診断情報処理装置以外の情報処理
装置の前記第２の共通バスとのインターフエース
部の電源をオフにして診断を実行するようになす
ことを特徴とする情報処理システムが得られる。
共通バスに複数の情報処理装置が接続されてなる
情報処理システムにおいて、該情報処理装置は前
記第１の共通バスとのインターフエース部へ電源
を供給する第１の電源部と、前記第２の共通バス
とのインターフエース部へ電源を供給する第２の
電源部と、論理回路部へ電源を供給する第３の電
源部とを分けて備え、前記情報処理装置はそれぞ
れ前記第１の共通バスを介して前記第２の電源部
をオン／オフにする手段と、前記第２の共通バス
を介して前記第１の電源部をオン／オフにする手
段とを有し、前記第１の共通バスを通して前記情
報処理装置の１つを診断する時には前記第２の共
通バスを介して前記第１の共通バスに接続されて
いる該被診断情報処理装置以外の情報処理装置の
前記第１の共通バスとのインターフエース部の電
源をオフにして診断を実行し、前記第２の共通バ
スを通して情報処理装置を診断する時には前記第
１の共通バスを介して前記第２の共通バスに接続
されている該被診断情報処理装置以外の情報処理
装置の前記第２の共通バスとのインターフエース
部の電源をオフにして診断を実行するようになす
ことを特徴とする情報処理システムが得られる。
（実施例）
次に図面を参照して本発明について説明する。
第１図は本発明の情報処理システムの一実施例
を示すブロツク図、第２図は第１図における情報
処理装置の電源供給構成例を示すブロツク図、第
３図は第２図における論理回路とインターフエー
ス回路の詳細例を示す回路図、第４図及び第５図
はそれぞれ第３図におけるインターフエース回路
の第１及び第２の例を示す回路図である。
を示すブロツク図、第２図は第１図における情報
処理装置の電源供給構成例を示すブロツク図、第
３図は第２図における論理回路とインターフエー
ス回路の詳細例を示す回路図、第４図及び第５図
はそれぞれ第３図におけるインターフエース回路
の第１及び第２の例を示す回路図である。
第１図において、情報処理システムは二重化さ
れた共通バス３，４をそれぞれ制御するバス制御
装置１，２と、共通バス３，４に接続された複数
の情報処理装置（以下単に装置）５ａ，５ｂ，〜
５ｎとからなり、各装置５ａ，５ｂ，〜５ｎは共
通バス３，４を介して診断される。第２図に示す
ように、各装置５は論理回路（以下LOG）６と、
共通バス３のインターフエース回路（以下INF）
７と、共通バス４のINF８とからなり、LOG６，
INF７，８はそれぞれ電源ユニツト（以下POW）
９，１０，１１を有する。尚電源供給は第２図の
ようにそれぞれ独自にPOW９，１０，１１を設
けてもよいし、１つの電源から分配して用いても
よい。
れた共通バス３，４をそれぞれ制御するバス制御
装置１，２と、共通バス３，４に接続された複数
の情報処理装置（以下単に装置）５ａ，５ｂ，〜
５ｎとからなり、各装置５ａ，５ｂ，〜５ｎは共
通バス３，４を介して診断される。第２図に示す
ように、各装置５は論理回路（以下LOG）６と、
共通バス３のインターフエース回路（以下INF）
７と、共通バス４のINF８とからなり、LOG６，
INF７，８はそれぞれ電源ユニツト（以下POW）
９，１０，１１を有する。尚電源供給は第２図の
ようにそれぞれ独自にPOW９，１０，１１を設
けてもよいし、１つの電源から分配して用いても
よい。
次に第３図において、LOG６はアンドオア回
路１００，デコーダ回路（以下DEC）１０１，
アンド回路１０２，〜１０５，Ｓ―Ｒ型フリツプ
フロツプ（以下FF）１０６，１０７，ナンド回
路１０８，１０９，フオトカプラー１１０，１１
１からなり、フオトカプラー１１０，１１１はそ
れぞれINF７のPOW１０，INF８のPOW１１の
リモート制御端子RC+，RC-に接続されている。
尚参照符号１１２は共通バス４（第２図に図示）
のデータ信号線，制御線の一部、参照符号１１３
は共通バス３（第２図に図示）のデータ信号線，
制御線の一部，参照符号１１４，１１５はコマン
ド信号、参照符号１１６，１１７は同期信号、参
照符号１１８，１１９はコマンド信号１１４，１
１５のデコード信号を示す。又ここで本発明の説
明に必要のない回路はすべて省略してあり、さら
に説明上コマンド信号１１４，１１５はそれぞれ
４ビツトとし、デコード入力“0000”時はデコー
ド信号１１８が“１”になるものとし、デコード
入力“0001”時はデコード信号１１９が“１”に
なるものとする。
路１００，デコーダ回路（以下DEC）１０１，
アンド回路１０２，〜１０５，Ｓ―Ｒ型フリツプ
フロツプ（以下FF）１０６，１０７，ナンド回
路１０８，１０９，フオトカプラー１１０，１１
１からなり、フオトカプラー１１０，１１１はそ
れぞれINF７のPOW１０，INF８のPOW１１の
リモート制御端子RC+，RC-に接続されている。
尚参照符号１１２は共通バス４（第２図に図示）
のデータ信号線，制御線の一部、参照符号１１３
は共通バス３（第２図に図示）のデータ信号線，
制御線の一部，参照符号１１４，１１５はコマン
ド信号、参照符号１１６，１１７は同期信号、参
照符号１１８，１１９はコマンド信号１１４，１
１５のデコード信号を示す。又ここで本発明の説
明に必要のない回路はすべて省略してあり、さら
に説明上コマンド信号１１４，１１５はそれぞれ
４ビツトとし、デコード入力“0000”時はデコー
ド信号１１８が“１”になるものとし、デコード
入力“0001”時はデコード信号１１９が“１”に
なるものとする。
続いて第２図，第３図を用いて本実施例の動作
について説明する。
について説明する。
共通バス３を介して共通バス４のINF８の
POW１１のパワーオフ要求があつたとすると、
コマンド信号１１５に“0001”及び同期信号１１
７が送られてくる。コマンド信号１１５がDEC
１０１でデコードされると、デコード信号１１９
が“１”となりこの信号が同期信号１１７とアン
ド回路１０５でゲートされてFF１０７のリセツ
ト端子Ｒに入力されこれをリセツトする。FF１
０７がリセツトされたことによりナンド回路１０
９の出力が“１”になりフオトカプラー１１１が
オフとなりPOW１１がオフとなりINF８が電源
オフの状態となるので、INF８は共通バス４に対
して何ら影響しなくなる。
POW１１のパワーオフ要求があつたとすると、
コマンド信号１１５に“0001”及び同期信号１１
７が送られてくる。コマンド信号１１５がDEC
１０１でデコードされると、デコード信号１１９
が“１”となりこの信号が同期信号１１７とアン
ド回路１０５でゲートされてFF１０７のリセツ
ト端子Ｒに入力されこれをリセツトする。FF１
０７がリセツトされたことによりナンド回路１０
９の出力が“１”になりフオトカプラー１１１が
オフとなりPOW１１がオフとなりINF８が電源
オフの状態となるので、INF８は共通バス４に対
して何ら影響しなくなる。
次に共通バス３を介して共通バス４とのINF８
のPOW１１のパワー復旧要求があつたとすると、
コマンド信号１１５に“0000”及び同期信号１１
７が送られてくる。コマンド信号１１５がデコー
ドされるとDEC１０１出力のデコード信号１１
８が“１”となりこの信号が同期信号１１７とア
ンド回路１０４でゲートされてFF１０７のセツ
ト端子Ｓに入力されてこれがセツトされる。ナン
ド回路１０９の出力が“０”，フオトカプラー１
１１がオンになつてPOW１１がオンとなり共通
バス４のINF８が復旧する。
のPOW１１のパワー復旧要求があつたとすると、
コマンド信号１１５に“0000”及び同期信号１１
７が送られてくる。コマンド信号１１５がデコー
ドされるとDEC１０１出力のデコード信号１１
８が“１”となりこの信号が同期信号１１７とア
ンド回路１０４でゲートされてFF１０７のセツ
ト端子Ｓに入力されてこれがセツトされる。ナン
ド回路１０９の出力が“０”，フオトカプラー１
１１がオンになつてPOW１１がオンとなり共通
バス４のINF８が復旧する。
同様にして共通バス４からも共通バス３との
INF７のPOW１０のオン／オフが制御できる。
INF７のPOW１０のオン／オフが制御できる。
今ここで共通バス３とのINF７が故障して共通
バスに何らかの信号を出つ放しになつたとする。
通常は共通バス３の接続されている装置個々に診
断を実行すると複数の装置で診断エラーが検出さ
れてどの装置が故障を持つているかの切り分けが
難かしい。ここで実施例におけるように共通バス
４から被診断装置以外の装置のバスインターフエ
ース部の電源をオフにして被診断装置へ診断を実
行してやる。それにより被診断装置のみの良否が
判定できることになり、順次被診断装置をかえて
いけばどの装置が故障を持つているかを容易に切
り分けることができる。
バスに何らかの信号を出つ放しになつたとする。
通常は共通バス３の接続されている装置個々に診
断を実行すると複数の装置で診断エラーが検出さ
れてどの装置が故障を持つているかの切り分けが
難かしい。ここで実施例におけるように共通バス
４から被診断装置以外の装置のバスインターフエ
ース部の電源をオフにして被診断装置へ診断を実
行してやる。それにより被診断装置のみの良否が
判定できることになり、順次被診断装置をかえて
いけばどの装置が故障を持つているかを容易に切
り分けることができる。
尚第４図に示すINF７のように、バスドライバ
回路２０１をバスレシーバ回路２００と共に単に
共通バス３に接続したものであつても従来に比し
て数段改善が図れるが、ある特定故障モードの時
にはエラー箇所を特定できない。そこで第５図に
示すようにINF７を構成することにより完全にす
ることが可能である。すなわち第５図において
は、POW１０がオンの間中、ナンド回路２０３
からの信号によりリレードライブトランジスタ２
０４がオンしてリレー回路２０２を動作させ、そ
の接点２０５がメークして実線図示の状態となり
共通バス３を使つて通信が可能であるが、POW
１０がオフの時は接点２０５はオフ（破線図示）
になり、共通バス３に全く影響を与えない。
回路２０１をバスレシーバ回路２００と共に単に
共通バス３に接続したものであつても従来に比し
て数段改善が図れるが、ある特定故障モードの時
にはエラー箇所を特定できない。そこで第５図に
示すようにINF７を構成することにより完全にす
ることが可能である。すなわち第５図において
は、POW１０がオンの間中、ナンド回路２０３
からの信号によりリレードライブトランジスタ２
０４がオンしてリレー回路２０２を動作させ、そ
の接点２０５がメークして実線図示の状態となり
共通バス３を使つて通信が可能であるが、POW
１０がオフの時は接点２０５はオフ（破線図示）
になり、共通バス３に全く影響を与えない。
（発明の効果）
以上の説明により明らかなように本発明の情報
処理システムによれば、各情報処理装置が電源供
給を第１の共通バスインターフエース回路，第２
の共通バスインターフエース回路，論理回路部と
独立に供給を行い、第１の共通バスを通して第２
の共通バスインターフエース回路の電源のオン／
オフを制御でき、また第２の共通バスを通して第
１の共通バスインターフエース回路の電源のオ
ン／オフを制御できるので、情報処理装置のバス
インターフエース回路等の故障でそれが接続され
る共通バスにつながつている他の複数装置が通信
不能となつた場合に、診断対象装置以外の装置障
害バス側のインターフエース回路の電源を正常に
バス側からオフにして診断対象装置を診断してそ
の装置の良否が判定でき、同様に診断対象装置を
かえて診断を実行していくことで障害装置を容易
に切り分けることができるという効果が生じる。
処理システムによれば、各情報処理装置が電源供
給を第１の共通バスインターフエース回路，第２
の共通バスインターフエース回路，論理回路部と
独立に供給を行い、第１の共通バスを通して第２
の共通バスインターフエース回路の電源のオン／
オフを制御でき、また第２の共通バスを通して第
１の共通バスインターフエース回路の電源のオ
ン／オフを制御できるので、情報処理装置のバス
インターフエース回路等の故障でそれが接続され
る共通バスにつながつている他の複数装置が通信
不能となつた場合に、診断対象装置以外の装置障
害バス側のインターフエース回路の電源を正常に
バス側からオフにして診断対象装置を診断してそ
の装置の良否が判定でき、同様に診断対象装置を
かえて診断を実行していくことで障害装置を容易
に切り分けることができるという効果が生じる。
第１図は本発明の情報処理システムの一実施例
を示すブロツク図、第２図は第１図における情報
処理装置の電源供給構成例を示すブロツク図、第
３図は第２図における論理回路とインターフエー
ス回路の詳細例を示す回路図、第４図及び第５図
はそれぞれ第３図におけるインターフエース回路
の第１及び第２の例を示す回路図である。 図において、１，２……バス制御装置、３，４
……共通バス、５，５ａ，５ｂ，〜５ｎ……情報
処理装置、６……論理回路（LOG）、７，８……
インターフエース回路（INF）、９，１０，１１
……電源ユニツト（POW）、１００……アンドオ
ア回路、１０１……デコーダ回路（DEC）、１０
２，〜１０５……アンド回路、１０６，１０７…
…Ｓ―Ｒ型フリツプフロツプ（FF）、１０８，１
０９，２０３……ナンド回路、１１０，１１１…
…フオトカプラー、２００……バスレシーバ回
路、２０１……バスドライバ回路、２０２……リ
レー回路、２０４……リレードライブトランジス
タ、２０５……接点。
を示すブロツク図、第２図は第１図における情報
処理装置の電源供給構成例を示すブロツク図、第
３図は第２図における論理回路とインターフエー
ス回路の詳細例を示す回路図、第４図及び第５図
はそれぞれ第３図におけるインターフエース回路
の第１及び第２の例を示す回路図である。 図において、１，２……バス制御装置、３，４
……共通バス、５，５ａ，５ｂ，〜５ｎ……情報
処理装置、６……論理回路（LOG）、７，８……
インターフエース回路（INF）、９，１０，１１
……電源ユニツト（POW）、１００……アンドオ
ア回路、１０１……デコーダ回路（DEC）、１０
２，〜１０５……アンド回路、１０６，１０７…
…Ｓ―Ｒ型フリツプフロツプ（FF）、１０８，１
０９，２０３……ナンド回路、１１０，１１１…
…フオトカプラー、２００……バスレシーバ回
路、２０１……バスドライバ回路、２０２……リ
レー回路、２０４……リレードライブトランジス
タ、２０５……接点。
Claims (1)
- １ 二重化された第１及び第２の共通バスに複数
の情報処理装置が接続されてなる情報処理システ
ムにおいて、該情報処理装置は前記第１の共通バ
スとのインターフエース部へ電源を供給する第１
の電源部と、前記第２の共通バスとのインターフ
エース部へ電源を供給する第２の電源部と、論理
回路部へ電源を供給する第３の電源部とを分けて
備え、前記情報処理装置はそれぞれ前記第１の共
通バスを介して前記第２の電源部をオン／オフに
する手段と、前記第２の共通バスを介して前記第
１の電源部をオン／オフにする手段とを有し、前
記第１の共通バスを通して前記情報処理装置の１
つを診断する時には前記第２の共通バスを介して
前記第１の共通バスに接続されている該被診断情
報処理装置以外の情報処理装置の前記第１の共通
バスとのインターフエース部の電源をオフにして
診断を実行し、前記第２の共通バスを通して情報
処理装置を診断する時には前記第１の共通バスを
介して前記第２の共通バスに接続されている該被
診断情報処理装置以外の情報処理装置の前記第２
の共通バスとのインターフエース部の電源をオフ
にして診断を実行するようになすことを特徴とす
る情報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682584A JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15682584A JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134655A JPS6134655A (ja) | 1986-02-18 |
| JPH0250502B2 true JPH0250502B2 (ja) | 1990-11-02 |
Family
ID=15636169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15682584A Granted JPS6134655A (ja) | 1984-07-27 | 1984-07-27 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6134655A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260338A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
| JPH0260339A (ja) * | 1988-08-26 | 1990-02-28 | Omron Tateisi Electron Co | バス型ｌａｎ |
-
1984
- 1984-07-27 JP JP15682584A patent/JPS6134655A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6134655A (ja) | 1986-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2996440B2 (ja) | データ処理システムの診断方式 | |
| JPS6226734B2 (ja) | ||
| JPS588005B2 (ja) | 自己検査読み出し・書き込み回路 | |
| JPH0250502B2 (ja) | ||
| JPH06259343A (ja) | 多重バス制御方式及びそれを用いたシステム | |
| JPH01140361A (ja) | チャネル診断機能付データ処理システム | |
| JPH1164450A (ja) | 半導体試験装置 | |
| JP2710777B2 (ja) | 中間制御装置のテスト回路 | |
| JP3291729B2 (ja) | 二重化計算機システム | |
| SU1596330A1 (ru) | Многоканальное устройство дл проверки контроллеров внешних устройств | |
| JP2830486B2 (ja) | 通信装置 | |
| JPS5819086B2 (ja) | チヤネルインタフエ−ス回路の診断方式 | |
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JPS59224938A (ja) | ネツトワ−クシステム | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JP2743893B2 (ja) | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 | |
| JPH09152995A (ja) | 計算機システム | |
| JPH09325811A (ja) | ２重化冗長システムおよび診断方法 | |
| JPS60243731A (ja) | 磁気デイスク制御装置の自己診断装置 | |
| JPH0954739A (ja) | 回線アダプタ | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JPH0630502B2 (ja) | デ−タバス中継装置 | |
| JPS62166401A (ja) | 電子計算機の多重化システム | |
| JPS63131234A (ja) | 診断制御方式 | |
| JPH04346145A (ja) | 情報処理装置 |