JPS60181951A - デ−タバスチエツク機能付装置 - Google Patents
デ−タバスチエツク機能付装置Info
- Publication number
- JPS60181951A JPS60181951A JP59038388A JP3838884A JPS60181951A JP S60181951 A JPS60181951 A JP S60181951A JP 59038388 A JP59038388 A JP 59038388A JP 3838884 A JP3838884 A JP 3838884A JP S60181951 A JPS60181951 A JP S60181951A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data bus
- read
- write
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はＣＰＵ（中央演算処理装置）とメモリモジュ
ールカード乞データバスで結合しているコンピュータシ
ステムでのデータバスチェック機能付装置に関するもの
である。
ールカード乞データバスで結合しているコンピュータシ
ステムでのデータバスチェック機能付装置に関するもの
である。
従来この種の装置として第１図に示すものがあった。図
において、１はＣＰＵ、２Ｕメモリモジユールカード、
３ｔＸＣＰＩ］１とメモリモジュール２間でデータの転
送２行うデータバス、４にパリティジェネレータ、５は
そのパリティジェネレータ４の情報ケ格納するパリティ
ジェネレータメモリ、６はデータバスの情報？格納する
データバスメモリ、７はパリティジェネレータへ報馨格
納するパリティジェネレータメモリ５及びデータバスの
情報な格納するデータバスメモリ６のライト／リード動
作を制御するコントロール信号線、８にリード時にパリ
テイジュネレータ情報？格納したパリティジェネレータ
メモリ５の内容％’ＣＰＵ１に送出するためのデータパ
リティバスである。
において、１はＣＰＵ、２Ｕメモリモジユールカード、
３ｔＸＣＰＩ］１とメモリモジュール２間でデータの転
送２行うデータバス、４にパリティジェネレータ、５は
そのパリティジェネレータ４の情報ケ格納するパリティ
ジェネレータメモリ、６はデータバスの情報？格納する
データバスメモリ、７はパリティジェネレータへ報馨格
納するパリティジェネレータメモリ５及びデータバスの
情報な格納するデータバスメモリ６のライト／リード動
作を制御するコントロール信号線、８にリード時にパリ
テイジュネレータ情報？格納したパリティジェネレータ
メモリ５の内容％’ＣＰＵ１に送出するためのデータパ
リティバスである。
仄に第１図の動作について説明する。ＣＰＬＩ １によ
ってデータバスメモリ６にデータを書込む時にはパリテ
ィジェネレータ４によりデータパリティバス８にハリテ
ィ（奇数ｏｒ偶数）が付加され。
ってデータバスメモリ６にデータを書込む時にはパリテ
ィジェネレータ４によりデータパリティバス８にハリテ
ィ（奇数ｏｒ偶数）が付加され。
パリティジェネレータメモリ５に格納さｎる。その際の
コントロール信号１に１Ｈ１又はＩＬＩレベルに変化し
ライト動作が実行される。
コントロール信号１に１Ｈ１又はＩＬＩレベルに変化し
ライト動作が実行される。
仄にパリティジェネレータメモリ５からデータをリード
する時にはデータバスメモリ６の１Ｗ報と同時にパリテ
ィジェネレータメモリ５のパリティ（奇数ｏｒ偶数）が
データパリティバス８経由でｃｐｕｔに送出さｎる。Ｃ
ＰＬｌｌでは前記の送出さｎてきｆＣ情報（データバス
情報及びパリティフでパリティチェック（奇数ｏｒ偶数
）ｆ２ｒ：”Ａ行しデータバスの健全性ゲチェククする
。
する時にはデータバスメモリ６の１Ｗ報と同時にパリテ
ィジェネレータメモリ５のパリティ（奇数ｏｒ偶数）が
データパリティバス８経由でｃｐｕｔに送出さｎる。Ｃ
ＰＬｌｌでは前記の送出さｎてきｆＣ情報（データバス
情報及びパリティフでパリティチェック（奇数ｏｒ偶数
）ｆ２ｒ：”Ａ行しデータバスの健全性ゲチェククする
。
従来のデータバスチェック機能付装置に以上のように構
仄さ庇ていたのでメモリモジュールカードとしてメモリ
カードを使用し℃いる場合が多く。
仄さ庇ていたのでメモリモジュールカードとしてメモリ
カードを使用し℃いる場合が多く。
’Ｊ７ｊパリティジェネレータメモリ、パリティジェネ
レータ及びデータパリティバス等を追加する必要があり
装置が袂雑となる欠点があった。
レータ及びデータパリティバス等を追加する必要があり
装置が袂雑となる欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになさｎ’ｆ’ｃものでレジスタに対しソフトウェア
的に特定パターンなリード・ライトすることによりデー
タバスチェックが可能なデータバスチェック機能付装置
ヲ提供することを目的としている。
めになさｎ’ｆ’ｃものでレジスタに対しソフトウェア
的に特定パターンなリード・ライトすることによりデー
タバスチェックが可能なデータバスチェック機能付装置
ヲ提供することを目的としている。
以下、この発明の一実施例ケ図について説明する。図中
、第１図と同一の部分は同一の符号？もって図示した第
２図において、２１はレジスタ。
、第１図と同一の部分は同一の符号？もって図示した第
２図において、２１はレジスタ。
２２は前記レジスタ２１を搭載しているメモリモジュー
ルカード、Ｔはレジス肖２１に対しリード／ライトのど
ちらの動作ヲ実行させるかゲ指示するコントロール信号
である。
ルカード、Ｔはレジス肖２１に対しリード／ライトのど
ちらの動作ヲ実行させるかゲ指示するコントロール信号
である。
仄に本発明の動作について説明する。ＣＰＬＩＩがデー
タバス３のチェックを実行する場合には。
タバス３のチェックを実行する場合には。
レジスタ２に対しＩ７．ライト動作な行ない、続いて工
／。リード動作を行なう。その際に前記ライト／リード
の結果が一致していればデータバス３は正常、不一致の
場合にはデータバス３は異常と判断する。その時のりυ
１作モードとしてライト動作か。
／。リード動作を行なう。その際に前記ライト／リード
の結果が一致していればデータバス３は正常、不一致の
場合にはデータバス３は異常と判断する。その時のりυ
１作モードとしてライト動作か。
リード動作かの決冗にＩ１０コントロール信号Ｔのレベ
ルがＩＨ″か又Ｉｒｉ”Ｌ” Ｋよって決する。
ルがＩＨ″か又Ｉｒｉ”Ｌ” Ｋよって決する。
しかし、データバス故障の内容（５Ｈ１故障又はＩ Ｌ
ｌ故障）によってはデータが一致する場合も生ずるの
で反転パターンチェックを行なう事によりデータバス故
障を見逃がさない様にする工夫がなさｎる。その場合の
フローチャート？第３図に示す。丁なわち１％性パター
ンの反転パターンをライトし、その結果を再度読出し一
致判定を行うことにより一致しない場合ににデータバス
の異常と判定する。しかし、この場合にはレジスタの異
常も含１ｎる。第４図はそのレジスタの異常を史にチェ
ックするための判定フローチャートでレジス：ｐ’２２
個設は第３図での判定動作が１番目レジスタによる確認
であったので１番目レジスタの判定動作として再度２番
目レジスタによって前記１番目レジスタの場合と同様の
判定動作を繰返えし行い特定パターンの反転パターンチ
ェック結果が不一致時に初めて１番目レジスタの故障と
判断するものである。
ｌ故障）によってはデータが一致する場合も生ずるの
で反転パターンチェックを行なう事によりデータバス故
障を見逃がさない様にする工夫がなさｎる。その場合の
フローチャート？第３図に示す。丁なわち１％性パター
ンの反転パターンをライトし、その結果を再度読出し一
致判定を行うことにより一致しない場合ににデータバス
の異常と判定する。しかし、この場合にはレジスタの異
常も含１ｎる。第４図はそのレジスタの異常を史にチェ
ックするための判定フローチャートでレジス：ｐ’２２
個設は第３図での判定動作が１番目レジスタによる確認
であったので１番目レジスタの判定動作として再度２番
目レジスタによって前記１番目レジスタの場合と同様の
判定動作を繰返えし行い特定パターンの反転パターンチ
ェック結果が不一致時に初めて１番目レジスタの故障と
判断するものである。
尚、上記実施例はメモリモジュールカード上のレジスタ
について記載したが、データバス？有するマザーボード
上にあっても、上記実施例と同様の効果を奏する。
について記載したが、データバス？有するマザーボード
上にあっても、上記実施例と同様の効果を奏する。
また、レジスタにＲＡＭ’に使用してもよく、固定パタ
ーン’ａ’Ｐ−ＲＯＭに書込んでソフトウェア的に処理
しても同様の効果を奏する。
ーン’ａ’Ｐ−ＲＯＭに書込んでソフトウェア的に処理
しても同様の効果を奏する。
以上のように、この発明によればデータバスのチェック
をソフトウェア的に特定パターンのデータライト／リー
ドで実行出来るように回路構成したのでデータバスのチ
ェック、３１１２びにレジスタの故障も含めてチェック
が簡単となり、コンピュータ装置を安価となしつる効果
がある。
をソフトウェア的に特定パターンのデータライト／リー
ドで実行出来るように回路構成したのでデータバスのチ
ェック、３１１２びにレジスタの故障も含めてチェック
が簡単となり、コンピュータ装置を安価となしつる効果
がある。
第１図は従来のデータバスチェック方式を示す説明用回
路機能ブロック図、第２図にこの発明の一４施例による
説明用回路機能ブロック図、第３図はデータバスチェッ
クライト／リード時の故障箇所分析フローチャート図、
第４図にレジスタの故障分析フローチャート図である。 １・・・ＣＰＵ、２・・・メモリモジュールカード、３
・・・データバス、４・・・パリティジェネレータ、５
・・・パリティジェネレータメモリ、６・・・データバ
スメモリ、７・・・コントロール信号線、８・・・デー
タパリティバス、２１・・・レジスタ、２２・・・メモ
リモジュールカード。 特許出願人 三便電機株式会社 第 １ 図 第３図
路機能ブロック図、第２図にこの発明の一４施例による
説明用回路機能ブロック図、第３図はデータバスチェッ
クライト／リード時の故障箇所分析フローチャート図、
第４図にレジスタの故障分析フローチャート図である。 １・・・ＣＰＵ、２・・・メモリモジュールカード、３
・・・データバス、４・・・パリティジェネレータ、５
・・・パリティジェネレータメモリ、６・・・データバ
スメモリ、７・・・コントロール信号線、８・・・デー
タパリティバス、２１・・・レジスタ、２２・・・メモ
リモジュールカード。 特許出願人 三便電機株式会社 第 １ 図 第３図
Claims (1)
- （１）メモリモジュールカード上のレジスタと、前記レ
ジスタ及び中央ｙＩ算処理装置間？結合するデータバス
と、前記レジスタ及び中央演算処理装置にデータ転送制
御を実行するコントロール信号線とゲ備えたコンピュー
タシステムにおいて、前記モジュールカード土のレジス
タに物足バクーンライト／リードし、前記ライト／リー
ドの一致な確認してデータバスの故障利足ンすることを
特徴とするデータバスチェック機能付装置。 （２１前記メモリモジユールカード止に第２レジスタを
別に設け、１回目に実行した特定パターンのライドンリ
ード不一致時、又は一致時で、かつ特定パターンの反転
バクーンのライト／リード歪一致時にＮＩＪ記ｍ２レジ
スタを用いて前記１回目と同一の判定動作？実行し第２
レジスタの故障判５ｆ’ｆ確認することを特徴とする特
許１１ｉＶｙＦ、の範囲第１項記載のデー嘔ケエツク機
能付装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038388A JPS60181951A (ja) | 1984-02-29 | 1984-02-29 | デ−タバスチエツク機能付装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59038388A JPS60181951A (ja) | 1984-02-29 | 1984-02-29 | デ−タバスチエツク機能付装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60181951A true JPS60181951A (ja) | 1985-09-17 |
Family
ID=12523894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59038388A Pending JPS60181951A (ja) | 1984-02-29 | 1984-02-29 | デ−タバスチエツク機能付装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60181951A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02173852A (ja) * | 1988-12-27 | 1990-07-05 | Oki Electric Ind Co Ltd | バス診断装置 |
-
1984
- 1984-02-29 JP JP59038388A patent/JPS60181951A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02173852A (ja) * | 1988-12-27 | 1990-07-05 | Oki Electric Ind Co Ltd | バス診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408645A (en) | Circuit and method for detecting a failure in a microcomputer | |
| US20030005380A1 (en) | Method and apparatus for testing multi-core processors | |
| US3806878A (en) | Concurrent subsystem diagnostics and i/o controller | |
| JPS60181951A (ja) | デ−タバスチエツク機能付装置 | |
| JPS58129568A (ja) | 補助サ−ビス計算機を備えた計算機システム | |
| US5867673A (en) | Universal operator station module for a distributed process control system | |
| JPH087442Y2 (ja) | プログラマブルコントローラの入出力装置 | |
| RU2054710C1 (ru) | Многопроцессорная управляющая система | |
| JP2908135B2 (ja) | マイクロプロセッサの故障検出装置 | |
| JPS644211B2 (ja) | ||
| SU783795A2 (ru) | Процессор | |
| KR940001591B1 (ko) | 스위칭 모듈 시스템 | |
| EP0393173A1 (en) | DATA BUS VALIDATION CHECK LOGIC CIRCUIT. | |
| JPH01302454A (ja) | バスチェックシステム | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH02212946A (ja) | 情報処理装置の障害通知方式 | |
| JPH05211688A (ja) | 自己診断装置 | |
| JPH04257042A (ja) | メモリの診断方法 | |
| JPS59216268A (ja) | マルチポ−トｒａｍを有する情報処理装置 | |
| JPH0589022A (ja) | 情報処理装置 | |
| JPS6146541A (ja) | デ−タ書き込み方式 | |
| JPH03292540A (ja) | 計算機異常診断装置 | |
| JPH0664555B2 (ja) | 情報処理装置におけるバス制御方式 | |
| JPS6385832A (ja) | パリテイチエツク方式 | |
| JPH0690689B2 (ja) | バストレース方式 |