JPS60181951A - デ−タバスチエツク機能付装置 - Google Patents

デ−タバスチエツク機能付装置

Info

Publication number
JPS60181951A
JPS60181951A JP59038388A JP3838884A JPS60181951A JP S60181951 A JPS60181951 A JP S60181951A JP 59038388 A JP59038388 A JP 59038388A JP 3838884 A JP3838884 A JP 3838884A JP S60181951 A JPS60181951 A JP S60181951A
Authority
JP
Japan
Prior art keywords
register
data bus
read
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59038388A
Other languages
English (en)
Inventor
Toshimichi Seki
関 俊道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59038388A priority Critical patent/JPS60181951A/ja
Publication of JPS60181951A publication Critical patent/JPS60181951A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明はCPU(中央演算処理装置)とメモリモジュ
ールカード乞データバスで結合しているコンピュータシ
ステムでのデータバスチェック機能付装置に関するもの
である。
〔従来技術〕
従来この種の装置として第1図に示すものがあった。図
において、1はCPU、2Uメモリモジユールカード、
3tXCPI]1とメモリモジュール2間でデータの転
送2行うデータバス、4にパリティジェネレータ、5は
そのパリティジェネレータ4の情報ケ格納するパリティ
ジェネレータメモリ、6はデータバスの情報?格納する
データバスメモリ、7はパリティジェネレータへ報馨格
納するパリティジェネレータメモリ5及びデータバスの
情報な格納するデータバスメモリ6のライト/リード動
作を制御するコントロール信号線、8にリード時にパリ
テイジュネレータ情報?格納したパリティジェネレータ
メモリ5の内容%’CPU1に送出するためのデータパ
リティバスである。
仄に第1図の動作について説明する。CPLI 1によ
ってデータバスメモリ6にデータを書込む時にはパリテ
ィジェネレータ4によりデータパリティバス8にハリテ
ィ(奇数or偶数)が付加され。
パリティジェネレータメモリ5に格納さnる。その際の
コントロール信号1に1H1又はILIレベルに変化し
ライト動作が実行される。
仄にパリティジェネレータメモリ5からデータをリード
する時にはデータバスメモリ6の1W報と同時にパリテ
ィジェネレータメモリ5のパリティ(奇数or偶数)が
データパリティバス8経由でcputに送出さnる。C
PLllでは前記の送出さnてきfC情報(データバス
情報及びパリティフでパリティチェック(奇数or偶数
)f2r:”A行しデータバスの健全性ゲチェククする
従来のデータバスチェック機能付装置に以上のように構
仄さ庇ていたのでメモリモジュールカードとしてメモリ
カードを使用し℃いる場合が多く。
’J7jパリティジェネレータメモリ、パリティジェネ
レータ及びデータパリティバス等を追加する必要があり
装置が袂雑となる欠点があった。
〔発明の概要〕
この発明は上記のような従来のものの欠点を除去するた
めになさn’f’cものでレジスタに対しソフトウェア
的に特定パターンなリード・ライトすることによりデー
タバスチェックが可能なデータバスチェック機能付装置
ヲ提供することを目的としている。
〔発明の実施例〕
以下、この発明の一実施例ケ図について説明する。図中
、第1図と同一の部分は同一の符号?もって図示した第
2図において、21はレジスタ。
22は前記レジスタ21を搭載しているメモリモジュー
ルカード、Tはレジス肖21に対しリード/ライトのど
ちらの動作ヲ実行させるかゲ指示するコントロール信号
である。
仄に本発明の動作について説明する。CPLIIがデー
タバス3のチェックを実行する場合には。
レジスタ2に対しI7.ライト動作な行ない、続いて工
/。リード動作を行なう。その際に前記ライト/リード
の結果が一致していればデータバス3は正常、不一致の
場合にはデータバス3は異常と判断する。その時のりυ
1作モードとしてライト動作か。
リード動作かの決冗にI10コントロール信号Tのレベ
ルがIH″か又Iri”L” Kよって決する。
しかし、データバス故障の内容(5H1故障又はI L
 l故障)によってはデータが一致する場合も生ずるの
で反転パターンチェックを行なう事によりデータバス故
障を見逃がさない様にする工夫がなさnる。その場合の
フローチャート?第3図に示す。丁なわち1%性パター
ンの反転パターンをライトし、その結果を再度読出し一
致判定を行うことにより一致しない場合ににデータバス
の異常と判定する。しかし、この場合にはレジスタの異
常も含1nる。第4図はそのレジスタの異常を史にチェ
ックするための判定フローチャートでレジス:p’22
個設は第3図での判定動作が1番目レジスタによる確認
であったので1番目レジスタの判定動作として再度2番
目レジスタによって前記1番目レジスタの場合と同様の
判定動作を繰返えし行い特定パターンの反転パターンチ
ェック結果が不一致時に初めて1番目レジスタの故障と
判断するものである。
尚、上記実施例はメモリモジュールカード上のレジスタ
について記載したが、データバス?有するマザーボード
上にあっても、上記実施例と同様の効果を奏する。
また、レジスタにRAM’に使用してもよく、固定パタ
ーン’a’P−ROMに書込んでソフトウェア的に処理
しても同様の効果を奏する。
〔発明の効果〕
以上のように、この発明によればデータバスのチェック
をソフトウェア的に特定パターンのデータライト/リー
ドで実行出来るように回路構成したのでデータバスのチ
ェック、3112びにレジスタの故障も含めてチェック
が簡単となり、コンピュータ装置を安価となしつる効果
がある。
【図面の簡単な説明】
第1図は従来のデータバスチェック方式を示す説明用回
路機能ブロック図、第2図にこの発明の一4施例による
説明用回路機能ブロック図、第3図はデータバスチェッ
クライト/リード時の故障箇所分析フローチャート図、
第4図にレジスタの故障分析フローチャート図である。 1・・・CPU、2・・・メモリモジュールカード、3
・・・データバス、4・・・パリティジェネレータ、5
・・・パリティジェネレータメモリ、6・・・データバ
スメモリ、7・・・コントロール信号線、8・・・デー
タパリティバス、21・・・レジスタ、22・・・メモ
リモジュールカード。 特許出願人 三便電機株式会社 第 1 図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)メモリモジュールカード上のレジスタと、前記レ
    ジスタ及び中央yI算処理装置間?結合するデータバス
    と、前記レジスタ及び中央演算処理装置にデータ転送制
    御を実行するコントロール信号線とゲ備えたコンピュー
    タシステムにおいて、前記モジュールカード土のレジス
    タに物足バクーンライト/リードし、前記ライト/リー
    ドの一致な確認してデータバスの故障利足ンすることを
    特徴とするデータバスチェック機能付装置。 (21前記メモリモジユールカード止に第2レジスタを
    別に設け、1回目に実行した特定パターンのライドンリ
    ード不一致時、又は一致時で、かつ特定パターンの反転
    バクーンのライト/リード歪一致時にNIJ記m2レジ
    スタを用いて前記1回目と同一の判定動作?実行し第2
    レジスタの故障判5f’f確認することを特徴とする特
    許11iVyF、の範囲第1項記載のデー嘔ケエツク機
    能付装置。
JP59038388A 1984-02-29 1984-02-29 デ−タバスチエツク機能付装置 Pending JPS60181951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59038388A JPS60181951A (ja) 1984-02-29 1984-02-29 デ−タバスチエツク機能付装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59038388A JPS60181951A (ja) 1984-02-29 1984-02-29 デ−タバスチエツク機能付装置

Publications (1)

Publication Number Publication Date
JPS60181951A true JPS60181951A (ja) 1985-09-17

Family

ID=12523894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59038388A Pending JPS60181951A (ja) 1984-02-29 1984-02-29 デ−タバスチエツク機能付装置

Country Status (1)

Country Link
JP (1) JPS60181951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02173852A (ja) * 1988-12-27 1990-07-05 Oki Electric Ind Co Ltd バス診断装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02173852A (ja) * 1988-12-27 1990-07-05 Oki Electric Ind Co Ltd バス診断装置

Similar Documents

Publication Publication Date Title
US5408645A (en) Circuit and method for detecting a failure in a microcomputer
US20030005380A1 (en) Method and apparatus for testing multi-core processors
US3806878A (en) Concurrent subsystem diagnostics and i/o controller
JPS60181951A (ja) デ−タバスチエツク機能付装置
JPS58129568A (ja) 補助サ−ビス計算機を備えた計算機システム
US5867673A (en) Universal operator station module for a distributed process control system
JPH087442Y2 (ja) プログラマブルコントローラの入出力装置
RU2054710C1 (ru) Многопроцессорная управляющая система
JP2908135B2 (ja) マイクロプロセッサの故障検出装置
JPS644211B2 (ja)
SU783795A2 (ru) Процессор
KR940001591B1 (ko) 스위칭 모듈 시스템
EP0393173A1 (en) DATA BUS VALIDATION CHECK LOGIC CIRCUIT.
JPH01302454A (ja) バスチェックシステム
JPS6042496B2 (ja) パリテイエラ−処理方式
JPH02212946A (ja) 情報処理装置の障害通知方式
JPH05211688A (ja) 自己診断装置
JPH04257042A (ja) メモリの診断方法
JPS59216268A (ja) マルチポ−トramを有する情報処理装置
JPH0589022A (ja) 情報処理装置
JPS6146541A (ja) デ−タ書き込み方式
JPH03292540A (ja) 計算機異常診断装置
JPH0664555B2 (ja) 情報処理装置におけるバス制御方式
JPS6385832A (ja) パリテイチエツク方式
JPH0690689B2 (ja) バストレース方式