JPH0690689B2 - バストレース方式 - Google Patents
バストレース方式Info
- Publication number
- JPH0690689B2 JPH0690689B2 JP1146381A JP14638189A JPH0690689B2 JP H0690689 B2 JPH0690689 B2 JP H0690689B2 JP 1146381 A JP1146381 A JP 1146381A JP 14638189 A JP14638189 A JP 14638189A JP H0690689 B2 JPH0690689 B2 JP H0690689B2
- Authority
- JP
- Japan
- Prior art keywords
- trace
- information
- bus
- control bus
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバスのトレース方式に関する。
情報処理装置を構成する各種プロセッサ間で、情報の送
受を行なう為のデータバス，アドレスバス及び動作指示
を行なうコマンドバス等を含む制御バスをトレースする
ことはシステムの評価時あるいは障害発生時の解析手段
として非常に有効である。
受を行なう為のデータバス，アドレスバス及び動作指示
を行なうコマンドバス等を含む制御バスをトレースする
ことはシステムの評価時あるいは障害発生時の解析手段
として非常に有効である。
従来、この種のバストレース方式は情報の送受を行なう
為のデータバス，アドレスバス，コマンドバスあるいは
動作状態を示す信号（例えばリクエスト信号，応答信
号）のみをトレースしていた。
為のデータバス，アドレスバス，コマンドバスあるいは
動作状態を示す信号（例えばリクエスト信号，応答信
号）のみをトレースしていた。
上述した従来のバストレース方式は、トレース情報とし
てデータバス，アドレスバスあるいはコマンドバス等を
含む制御バスのみである為、システム評価時あるいは障
害発生時の解析において、制御バス上の情報の種類ある
いは詳細をトレース情報より類推しなければならず、動
作の解析に余分な時間を費やしてしまうという欠点があ
る。
てデータバス，アドレスバスあるいはコマンドバス等を
含む制御バスのみである為、システム評価時あるいは障
害発生時の解析において、制御バス上の情報の種類ある
いは詳細をトレース情報より類推しなければならず、動
作の解析に余分な時間を費やしてしまうという欠点があ
る。
本発明のバストレース方式は、前記制御バス上で送受さ
れる制御バス情報の種類あるいは該制御バス情報の詳細
な値を示す補助情報を伝達する補助情報信号と、前記制
御バス情報および前記補助情報を対にしてトレース情報
として格納するトレースメモリと、前記トレースメモリ
へ前記制御バス情報および前記補助情報を書き込むトレ
ースメモリ書き込み回路と、前記トレースメモリから前
記トレース情報を読み出すトレースメモリ読み出し回路
と、前記制御バスを監視してトレースすべきタイミング
を検出し、前記トレースメモリ書き込み回路へ書き込み
タイミング信号を送出し、前記トレースメモリ読み出し
回路へ前記トレース情報の読み出しを指示する信号を送
出するトレース制御回路とを備えている。
れる制御バス情報の種類あるいは該制御バス情報の詳細
な値を示す補助情報を伝達する補助情報信号と、前記制
御バス情報および前記補助情報を対にしてトレース情報
として格納するトレースメモリと、前記トレースメモリ
へ前記制御バス情報および前記補助情報を書き込むトレ
ースメモリ書き込み回路と、前記トレースメモリから前
記トレース情報を読み出すトレースメモリ読み出し回路
と、前記制御バスを監視してトレースすべきタイミング
を検出し、前記トレースメモリ書き込み回路へ書き込み
タイミング信号を送出し、前記トレースメモリ読み出し
回路へ前記トレース情報の読み出しを指示する信号を送
出するトレース制御回路とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明のバストレース方式に基づいたトレース
装置の一実施例のブロック図である。１はデータバス，
アドレスバス，コマンドバス等を含む制御バスであり、
２は制御バス上の情報の種類あるいは詳細を示す共用の
補助情報信号であり、３はトレースメモリ、４はトレー
スメモリ書込み回路、５はトレースメモリ読出し回路で
あり、６は制御バスを監視しトレースタイミングを検出
し、トレースメモリ書込み回路６へトレース情報書込み
タイミング信号７を送出し、更にトレースメモリ読出し
回路５へトレース情報の読出しを指示するトレース制御
回路である。
装置の一実施例のブロック図である。１はデータバス，
アドレスバス，コマンドバス等を含む制御バスであり、
２は制御バス上の情報の種類あるいは詳細を示す共用の
補助情報信号であり、３はトレースメモリ、４はトレー
スメモリ書込み回路、５はトレースメモリ読出し回路で
あり、６は制御バスを監視しトレースタイミングを検出
し、トレースメモリ書込み回路６へトレース情報書込み
タイミング信号７を送出し、更にトレースメモリ読出し
回路５へトレース情報の読出しを指示するトレース制御
回路である。
第２図は本発明のバストレース方式に基づいたトレース
装置と情報処理装置を構成する各種プロセッサとの関係
を示したブロック図である。1,2は第１図の制御バス1,
補助情報信号２と対応している。10はトレース装置であ
り、11は演算プロセッサ（以下EPUと呼ぶ）、12は主記
憶装置（以下MMUと呼ぶ）、13はサービスプロセッサ
（以下SVPと呼ぶ）、14はI/Oプロセッサ（以下IOPと呼
ぶ）である。11〜14は情報処理装置を構成するプロセッ
サの一例であり、必ずしもこの限りではない。EPU11,MM
U12,SVP13,IOP14は制御バス１を介して情報の送受を行
なう。そして、情報の送受を行なう際に補助情報信号２
に情報の種類あるいは詳細を示す信号を出力する。トレ
ース装置10はこの制御バス1,補助情報信号２に接続され
情報のトレースを行なう。
装置と情報処理装置を構成する各種プロセッサとの関係
を示したブロック図である。1,2は第１図の制御バス1,
補助情報信号２と対応している。10はトレース装置であ
り、11は演算プロセッサ（以下EPUと呼ぶ）、12は主記
憶装置（以下MMUと呼ぶ）、13はサービスプロセッサ
（以下SVPと呼ぶ）、14はI/Oプロセッサ（以下IOPと呼
ぶ）である。11〜14は情報処理装置を構成するプロセッ
サの一例であり、必ずしもこの限りではない。EPU11,MM
U12,SVP13,IOP14は制御バス１を介して情報の送受を行
なう。そして、情報の送受を行なう際に補助情報信号２
に情報の種類あるいは詳細を示す信号を出力する。トレ
ース装置10はこの制御バス1,補助情報信号２に接続され
情報のトレースを行なう。
第３図はトレース情報の一例である。30はトレースメモ
リ３に書込まれるトレース情報である。制御バス信号と
してデータバス情報，アドレスバス情報，コマンドバス
情報，リクエスト情報，応答情報をトレースするが、必
ずしもこの限りではない。そして補助情報として命令
語，オペランドデータ，命令取出しアドレス，オペラン
ドデータ取出しアドレス，プロセッサ間通信データを示
す信号をトレースする。この補助情報もこの限りではな
く、更に、補助情報信号の形態は個別に信号線に割当て
るか、あるいは各情報をコード化し数本の信号で表現す
るかは任意である。
リ３に書込まれるトレース情報である。制御バス信号と
してデータバス情報，アドレスバス情報，コマンドバス
情報，リクエスト情報，応答情報をトレースするが、必
ずしもこの限りではない。そして補助情報として命令
語，オペランドデータ，命令取出しアドレス，オペラン
ドデータ取出しアドレス，プロセッサ間通信データを示
す信号をトレースする。この補助情報もこの限りではな
く、更に、補助情報信号の形態は個別に信号線に割当て
るか、あるいは各情報をコード化し数本の信号で表現す
るかは任意である。
EPU11とMMU12との間での動作を一例にとり、本発明のバ
ストレース方式説明する。EPU11からMMU12に対してプロ
グラム（命令語）の取出し要求を行なう。そして、制御
バスの使用権が得られるとEPU11とMMU12との間では一定
の規則に従った情報の送受が行なわれる。トレース制御
回路６はこのタイミングを検出してトレース情報書込み
タイミング信号７を発生する。EPU11はMMU12に対して
（命令取出し）アドレス及び（データ読出し）コマンド
を送出すると同時に命令取出しアドレスであることを示
す補助情報を出力する。MMU12はデータ（命令語）をデ
ータバスに送出すると同時に命令語であることを示す補
助情報を出力する。従って、トレースメモリにはアドレ
スバス，データバス上の情報とともに、各バス上の情報
の詳細が書込まれる。
ストレース方式説明する。EPU11からMMU12に対してプロ
グラム（命令語）の取出し要求を行なう。そして、制御
バスの使用権が得られるとEPU11とMMU12との間では一定
の規則に従った情報の送受が行なわれる。トレース制御
回路６はこのタイミングを検出してトレース情報書込み
タイミング信号７を発生する。EPU11はMMU12に対して
（命令取出し）アドレス及び（データ読出し）コマンド
を送出すると同時に命令取出しアドレスであることを示
す補助情報を出力する。MMU12はデータ（命令語）をデ
ータバスに送出すると同時に命令語であることを示す補
助情報を出力する。従って、トレースメモリにはアドレ
スバス，データバス上の情報とともに、各バス上の情報
の詳細が書込まれる。
以上説明した様に本発明は、制御バスと各プロセッサ間
に設けられた共用の補助情報信号とをトレースすること
により、制御バス上の情報の種類あるいは詳細を容易に
知ることができ、システムの評価あるいは障害発生時の
解析を容易にできる効果がある。
に設けられた共用の補助情報信号とをトレースすること
により、制御バス上の情報の種類あるいは詳細を容易に
知ることができ、システムの評価あるいは障害発生時の
解析を容易にできる効果がある。
第１図は本発明のバストレース方式に基づいたトレース
装置のブロック図、第２図は情報処理装置を構成する各
プロセッサとトレース装置の接続を示すブロック図、第
３図はトレース情報の一例を示す図である。 １……制御バス、２……補助情報信号、３……トレース
メモリ、４……トレースメモリ書込み回路、５……トレ
ースメモリ読出し回路、６……トレース制御回路、７…
…トレース情報書込みタイミング信号、10……トレース
装置、11……演算プロセッサ（EPU）、12……主記憶装
置（MMU）、13……サービスプロセッサ（SVP）、14……
I/Oプロセッサ（IOP）、30……トレース情報。
装置のブロック図、第２図は情報処理装置を構成する各
プロセッサとトレース装置の接続を示すブロック図、第
３図はトレース情報の一例を示す図である。 １……制御バス、２……補助情報信号、３……トレース
メモリ、４……トレースメモリ書込み回路、５……トレ
ースメモリ読出し回路、６……トレース制御回路、７…
…トレース情報書込みタイミング信号、10……トレース
装置、11……演算プロセッサ（EPU）、12……主記憶装
置（MMU）、13……サービスプロセッサ（SVP）、14……
I/Oプロセッサ（IOP）、30……トレース情報。
Claims (1)
- 【請求項１】情報処理装置を構成する複数の各種プロセ
ッサ間で情報の送受を行うコマンドバス、データバスお
よびコントロールバスから成る制御バスを有し、該制御
バス上の情報をトレースするバストレース方式におい
て、 前記制御バス上で送受される制御バス情報の種類あるい
は該制御バス情報の詳細な値を示す補助情報を伝達する
補助情報信号と、 前記制御バス情報および前記補助情報を対にしてトレー
ス情報として格納するトレースメモリと、 前記トレースメモリへ前記制御バス情報および前記補助
情報を書き込むトレースメモリ書き込み回路と、 前記トレースメモリから前記トレース情報を読み出すト
レースメモリ読み出し回路と、 前記制御バスを監視してトレースすべきタイミングを検
出し、前記トレースメモリ書き込み回路へ書き込みタイ
ミング信号を送出し、前記トレースメモリ読み出し回路
へ前記トレース情報の読み出しを指示する信号を送出す
るトレース制御回路とを備えたことを特徴とするバスト
レース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146381A JPH0690689B2 (ja) | 1989-06-07 | 1989-06-07 | バストレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1146381A JPH0690689B2 (ja) | 1989-06-07 | 1989-06-07 | バストレース方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0310350A JPH0310350A (ja) | 1991-01-17 |
| JPH0690689B2 true JPH0690689B2 (ja) | 1994-11-14 |
Family
ID=15406421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1146381A Expired - Lifetime JPH0690689B2 (ja) | 1989-06-07 | 1989-06-07 | バストレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690689B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56149195A (en) * | 1980-04-21 | 1981-11-18 | Fujitsu Ltd | Fault search system |
| JPS6265147A (ja) * | 1985-09-17 | 1987-03-24 | Nec Corp | バストレ−ス方式 |
-
1989
- 1989-06-07 JP JP1146381A patent/JPH0690689B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0310350A (ja) | 1991-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6342299B2 (ja) | ||
| JP3432734B2 (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JPH0690689B2 (ja) | バストレース方式 | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP2003271414A (ja) | 入出力制御装置及びコンピュータシステム | |
| JPH0114616B2 (ja) | ||
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| JPS636892B2 (ja) | ||
| JP2838588B2 (ja) | プロセスデータ処理システム | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| KR940001558B1 (ko) | 프로세스가 있는 보오드의 상태 추적장치 | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPH0589036A (ja) | スレーブ情報処理装置 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| JPS60147858A (ja) | 動作中のメモリ内容読出し方式 | |
| JP2883091B2 (ja) | マルチプロセッサーシステム | |
| JPH01106158A (ja) | プロセツサ間のデータ通信制御方式 | |
| JPS62130437A (ja) | Ｌｓｉトレ−ス方式 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH10154115A (ja) | キャッシュ付きｌａｎコントローラを備えた情報処理装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH0594374A (ja) | キヤツシユメモリ制御方式 |